48,227 matches
-
o poartă tranzistor plutitoare, memoriile ROM reinscripționabile pot rezista doar un număr limitat de cicluri de scriere și ștergere înainte ca izolația să fie permanet deteriorată. În primele memorii EAROM aceasta putea să apară după mai puțint o mie de cicluri de scriere. Memoria moderna Flash EEPROM numărul poate depăși un milion. Această rezistență limitată, precum și costul mai ridicat înseamnă că spațiile de stocare Flash este puțin probabil să înlocuiască complet în viitorul apropiat diskdrive-urile magnetice. Securitatea constă într-un circuit
Memorie ROM () [Corola-website/Science/321157_a_322486]
-
ștergerea informației în circa 3 ani același circuit se șterge în circa 1 săptămâna dacă este expus la lumină solară directă. Numărul garantat de programări și de ștergeri este mai mare de 100, dar defectele sunt frecvente chiar după câteva cicluri ștergere - programare; durată de menținere a informației memorate este minim zece ani. Pentru circuitele EPROM moderne, având capacități de pește 64 kbiti, o programare octet cu octet la zeci de ms pentru un octet ar fi inacceptabil de lungă (la
Circuite de memorie EPROM () [Corola-website/Science/321160_a_322489]
-
(acronimul expresiei engleze "Static Random Access Memory") este un tip de memorie semiconductoare, unde cuvântul „static” subliniază faptul că, spre deosebire de memoriile DRAM ("Dynamic Random Access Memory"), nu mai este necesar un ciclu periodic de reîmprospătare (engleză: "refresh"). Acest lucru este posibil deoarece memoriile folosesc circuite logice combinaționale pentru a memora fiecare bit. Memoriile semiconductoare sunt referite adesea ca RAM ceea ce înseamnă "Random Access Memory", sau memorii cu acces aleator. Aceasta implică faptul
SRAM () [Corola-website/Science/321158_a_322487]
-
deconectează celula de la liniile de biți. Cele două invertoare legate în stea, formate de M-M vor continua să se reîncarce reciproc cât timp sunt conectați la sursa de curent. Presupunem că în memorie este stocată valoarea 1 în dreptul Q. Ciclul de citire este inițiat preîncărcând ambele linii de biți cu 1 logic, apoi activând linia de cuvânt WL, activând ambii tranzistori de acces. Al doilea pas are loc atunci când valorile stocate in Q și Q sunt transferate la liniile de
SRAM () [Corola-website/Science/321158_a_322487]
-
care linie are o tensiune mai mare, astfel aflând dacă a fost 1 sau 0 stocat în celula de memorie. Cu cât acest amplificator are o viteză mai mare, cu atât va fi mai mare viteza de citire din memorie. Ciclul de scriere este început prin aplicarea valorilor la liniile de biți. Dacă dorim sa scriem 0, vom aplica un 0 la liniile de biți, și anume vom aplica 1 la BL și 0 la BL. Acest lucru este similar cu
SRAM () [Corola-website/Science/321158_a_322487]
-
la un SR-latch, ceea ce conduce la schimbarea stării circuitului flip-flop. Un 1 logic este scris inversând valorile liniilor de biți. WL este apoi activat și valoarea ce va fi scrisă este memorată. A se nota că motivul pentru care acest ciclu are loc, este faptul ca driverele liniilor de intrare sunt mult mai puternice decât tranzistorii relativ slabi din interiorul celulei. Astfel se suprascrie ușor starea precedentă a invertoarelor legate in stea. Pentru a se asigura funcționarea corectă a memoriilor SRAM
SRAM () [Corola-website/Science/321158_a_322487]
-
ele memorie SRAM pentru a reține imaginea ce urmează a fi afișată, respectiv imprimată. Pasionații preferă de obicei să folosească memorii SRAM pentru ușurința interfațării cu aceasta. Este mult mai ușor de lucrat cu SRAM-ul deoarece nu sunt necesare ciclurile de refresh și magistralele de adrese și de date sunt accesibile direct, nu multiplexat. Pe lângă conexiunile pentru magistrale și pentru alimentare, memoriile SRAM mai au de obicei trei conexiuni: "Chip Enable" (CE), "Write Enable" (WE) și "Output Enable" (OE). În
SRAM () [Corola-website/Science/321158_a_322487]
-
în așa fel încât temperatura materialului atinge punctul Curie într-un anumit loc. Acest lucru permite unui electromagnet poziționat pe partea opusă a discului să schimbe polaritatea magnetică locală, iar polaritatea este reținută în momentul în care temperatura scade. Fiecare ciclu de scriere necesită două treceri: una pentru a permite laserului să șteargă suprafața și una pentru a permite magnetului să scrie informația. Astfel, timpul de scriere este de două ori mai mare decât timpul de citire. În 1996 a fost
Dispozitiv de stocare magneto-optic () [Corola-website/Science/321161_a_322490]
-
S,S...S care lucrează în paralel. Totodată, M elemente de procesare PE, PE...PE sunt utilizate cu memorii paralele(M≤N). Memoriile intercalate folosesc module de memorii multiplexate în timp care primesc cereri de acces serial unul câte unul. Ciclul de acces al memoriei durează câteva cicluri de procesor. De obicei există buffere la intrări/ieșiri pentru a stoca cererile ce nu pot fi servite imediat. În mod tradițional computerele vectorizate folosesc memoriile intercalate. Memoriile paralele au magistrale de adrese
Memorie paralelă () [Corola-website/Science/321166_a_322495]
-
Totodată, M elemente de procesare PE, PE...PE sunt utilizate cu memorii paralele(M≤N). Memoriile intercalate folosesc module de memorii multiplexate în timp care primesc cereri de acces serial unul câte unul. Ciclul de acces al memoriei durează câteva cicluri de procesor. De obicei există buffere la intrări/ieșiri pentru a stoca cererile ce nu pot fi servite imediat. În mod tradițional computerele vectorizate folosesc memoriile intercalate. Memoriile paralele au magistrale de adrese și date mari iar modulele de memorie
Memorie paralelă () [Corola-website/Science/321166_a_322495]
-
de memorie poate fi multiplexat atât în timp cât și în spațiu. Noțiunea de sistem compatibil se referă la faptul că există un număr minim de module de memorie ce pot furniza date către toate elementele de procesare în fiecare ciclu procesor. Pentru memoria intercalată înseamnă că numărul de module de memorie este egal cu raportul dintre ciclul de memorie și ciclul procesor. În cazul memoriei paralele compatibile, numărul de module este egal cu numărul de elemente de procesare(N=M
Memorie paralelă () [Corola-website/Science/321166_a_322495]
-
referă la faptul că există un număr minim de module de memorie ce pot furniza date către toate elementele de procesare în fiecare ciclu procesor. Pentru memoria intercalată înseamnă că numărul de module de memorie este egal cu raportul dintre ciclul de memorie și ciclul procesor. În cazul memoriei paralele compatibile, numărul de module este egal cu numărul de elemente de procesare(N=M). Conflictul de memorie se petrece atunci când mai multe locații de date sunt accesate simultan în cadrul aceluiași modul
Memorie paralelă () [Corola-website/Science/321166_a_322495]
-
există un număr minim de module de memorie ce pot furniza date către toate elementele de procesare în fiecare ciclu procesor. Pentru memoria intercalată înseamnă că numărul de module de memorie este egal cu raportul dintre ciclul de memorie și ciclul procesor. În cazul memoriei paralele compatibile, numărul de module este egal cu numărul de elemente de procesare(N=M). Conflictul de memorie se petrece atunci când mai multe locații de date sunt accesate simultan în cadrul aceluiași modul de memorie. Memoriile multiport
Memorie paralelă () [Corola-website/Science/321166_a_322495]
-
mare. Conflictul de memorie la memoriile intercalate poate avea ca efect scăderea lățimii de bandă, în special la sistemele compatibile. În cazul memoriilor paralele, se presupune de obicei că M elemente paralele de date pot fi accesate simultan în fiecare ciclu procesor. Drept urmare, de obicei, conflictele de memorie nu sunt permise în cadrul sistemelor cu memorii paralele. Imaginea alăturată înfățișează o diagrama bloc a arhitecturii de timp memorie paralelă. Blocurile funcționale sunt: Unitatea de Calculare a Adresei,N module de memorie S
Memorie paralelă () [Corola-website/Science/321166_a_322495]
-
cosinus inversă) s-au obținut următoarele diferențe între un sistem cu arhitectura clasică a memoriei și un sistem ce beneficiază de o arhitectură cu memorie paralelă : sistemul cu arhitectură clasică a avut nevoie de 1.44-1.9 ori mai multe cicluri procesor și 1.22-1.62 ori mai multe instrucțiuni decât sistemul cu arhitectură paralela a memoriei. Aceste îmbunatățiri se datorează alinierii optimale și ordonării datelor în sistemul cu memorie paralelă. Ca și dezavantaje, sistemele cu memorie paralelă au nevoie de
Memorie paralelă () [Corola-website/Science/321166_a_322495]
-
suplimentare. De exemplu, circuitele latch memorează adresele, datele și semnalele de control preluate de la procesor, sub controlul ceasului sistem. Acest lucru permite ca procesorul să poată executa alte operații. Informațiile din circuitul latch devin disponibile după un număr specific de cicluri de ceas, iar procesorul le poate folosi de pe liniile de ieșire. Un alt avantaj al memoriilor DRAM sincrone este acela că există un singur semnal de sincronizare, și anume ceasul sistem. Acest lucru „elimină necesitatea propagării semnalelor multiple de sincronizare
Memorie DRAM () [Corola-website/Science/321163_a_322492]
-
introduse de Intel ca o soluție la faptul că memoriile SDRAM originale nu erau fiabile la frecvențe mai mari de 83 MHz. Prima dintre ele atinge o temporizare de 4-1-1-1, iar la o frecvență de 100 MHz există 100*106 cicluri de ceas pe secundă. În fiecare ciclu se poate transfera cel mult un cuvânt (8 octeți), deci rata de transfer maximă este de 800 MB/s. Această memorie a fost destinată inițial pentru sisteme cu performanțe ridicate si este compatibilă
Memorie DRAM () [Corola-website/Science/321163_a_322492]
-
faptul că memoriile SDRAM originale nu erau fiabile la frecvențe mai mari de 83 MHz. Prima dintre ele atinge o temporizare de 4-1-1-1, iar la o frecvență de 100 MHz există 100*106 cicluri de ceas pe secundă. În fiecare ciclu se poate transfera cel mult un cuvânt (8 octeți), deci rata de transfer maximă este de 800 MB/s. Această memorie a fost destinată inițial pentru sisteme cu performanțe ridicate si este compatibilă cu memoria SDRAM convențională. Memoriile HSDRAM pot
Memorie DRAM () [Corola-website/Science/321163_a_322492]
-
memorie crește semnificativ eficiența magistralei de memorie prin faptul că datele sunt transferate atât pe frontul crescător, cât și pe cel descrescător al semnalului de ceas. DDR SDRAM dublează unitatea minimă de date care poate fi transferată întrucât pe fiecare ciclu de ceas pot fi scrise sau citite câte două cuvinte. DDR lucrează cu două două semnale de ceas. Frontul crescător al semnalului de ceas reprezintă, de fapt, intersecția dintre frontul crescător al primului semnal cu frontul descrescător al celui de-
Memorie DRAM () [Corola-website/Science/321163_a_322492]
-
într-un buffer de rând separat, aceste fragmente pot fi ulterior transmise serial la circuitele de afișaj. Acest lucru va lăsa accesul la matricea DRAM liber pentru a putea fi accesată spre a se citi sau scrie în mai multe cicluri, până ce buffer-ul de rând este aproape epuizat. Un ciclu complet de citire DRAM este necesar doar pentru a umple buffer-ul de rând, lăsând cele mai multe cicluri de DRAM disponibile pentru intrari normale. O astfel de operațiune este descrisă în lucrarea "All
Memorie video () [Corola-website/Science/321165_a_322494]
-
fi ulterior transmise serial la circuitele de afișaj. Acest lucru va lăsa accesul la matricea DRAM liber pentru a putea fi accesată spre a se citi sau scrie în mai multe cicluri, până ce buffer-ul de rând este aproape epuizat. Un ciclu complet de citire DRAM este necesar doar pentru a umple buffer-ul de rând, lăsând cele mai multe cicluri de DRAM disponibile pentru intrari normale. O astfel de operațiune este descrisă în lucrarea "All points addressable raster display memory" de către R. Matick, D.
Memorie video () [Corola-website/Science/321165_a_322494]
-
liber pentru a putea fi accesată spre a se citi sau scrie în mai multe cicluri, până ce buffer-ul de rând este aproape epuizat. Un ciclu complet de citire DRAM este necesar doar pentru a umple buffer-ul de rând, lăsând cele mai multe cicluri de DRAM disponibile pentru intrari normale. O astfel de operațiune este descrisă în lucrarea "All points addressable raster display memory" de către R. Matick, D. Ling, S. Gupta și F. Dill, Jurnalul IBM de R & D, Vol. 28, No. 4, pe
Memorie video () [Corola-website/Science/321165_a_322494]
-
Atunci master-ul setează slave select-ul pe nivelul 'jos' (en. low) pentru chip-ul dorit. Dacă este necesară o perioada de așteptare (ca la conversia analog-digitală) atunci master-ul așteaptă cel puțin acea perioadă de timp înainte de a începe ciclurile de ceas. În timpul fiecărui ciclu de ceas SPI, apare o transmisie full duplex: Nu toate transmisiile de date necesita toate aceste operații (de ex. transmisia unidirecționala) deși acestea se petrec. În mod normal, transmisia implică existența a doi "regiștri de
Interfața serială SPI () [Corola-website/Science/321191_a_322520]
-
select-ul pe nivelul 'jos' (en. low) pentru chip-ul dorit. Dacă este necesară o perioada de așteptare (ca la conversia analog-digitală) atunci master-ul așteaptă cel puțin acea perioadă de timp înainte de a începe ciclurile de ceas. În timpul fiecărui ciclu de ceas SPI, apare o transmisie full duplex: Nu toate transmisiile de date necesita toate aceste operații (de ex. transmisia unidirecționala) deși acestea se petrec. În mod normal, transmisia implică existența a doi "regiștri de date" de o lungime oarecare
Interfața serială SPI () [Corola-website/Science/321191_a_322520]
-
registrul de date și o prelucrează, cum ar fi scrierea într-o locație de memorie. Dacă mai sunt date de schimbat, regiștrii de schimb sunt încărcați cu noi date și procesul se repetă. Transmisiile pot include un număr arbitrar de cicluri de ceas. Când transmisia datelor s-a încheiat, master-ul oprește comutarea ceasului. În mod normal, are loc și deselectarea slave-ului prin intermediul liniei de selecție dedicate. Adesea transmisiile sunt de cuvinte a opt biți, și master-ul poate iniția
Interfața serială SPI () [Corola-website/Science/321191_a_322520]