348 matches
-
adresează factorilor responsabili cu aplicarea reglementărilor referitoare la parcările publice: - suport pentru identificarea, documentarea și emiterea de amenzi în cazul parcărilor neregulamentare 4. Echipamnente hardware -senzori de mișcare și Gateway de comunicații Soluția de Iluminat Inteligent Componente soluție: -Noduri simple: controler automatizare, senzori (mișcare, luminozitate, temperatura, presiune) -Noduri avansate: 2 camere de luat vederi(analiza video avansată), senzori -Platformă de management a infrastructurii Funcționalităță implementate: -Automatizarea funcționarii corpurilor de imluminat publicpe baza a trei scenarii de dimare: Daylight harvesting, Day/Night
ON THE EDGE OF NOW de MARCELA DOBRE în ediţia nr. 2136 din 05 noiembrie 2016 [Corola-blog/BlogPost/372720_a_374049]
-
side bus) pentru transferul între diferitele niveluri de cache și procesor, magistrale externe (front side bus) pentru transferul datelor între memorie și procesor, respectiv între procesor și periferice. Mai mult, așa după cum se observă din figura 3.5., există un controler ce separă magistralele (chipset) format din două punți: o punte pentru interfațarea memoriei și magistralei grafice (AGP, PCI Express) Northbridge și o alta pentru interfațarea celorlalte periferice (PCI, IDE, SATA, Ethernet, Audio, CMOS, COM, LPT, FDD, tastatură și mouse) - Southbridge
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
Southbridge. Puntea de nord (northbridge) era una din cele două circuite chipset de pe placa de bază și avea scopul de a realiza comunicația între procesor și placa de bază. Astăzi funcțiile sale au migrat către procesor, începând cu memoria și controlerul grafic. De exemplu procesoarele Intel Sandy Bridge și AMD Accelerated Processing Unit au incluse toate funcțiile acestei punți în interior: controlerul de memorie și unitatea de procesare grafică alături de core-rurile procesorului. Puntea de nord se ocupă în principal de comunicația
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
realiza comunicația între procesor și placa de bază. Astăzi funcțiile sale au migrat către procesor, începând cu memoria și controlerul grafic. De exemplu procesoarele Intel Sandy Bridge și AMD Accelerated Processing Unit au incluse toate funcțiile acestei punți în interior: controlerul de memorie și unitatea de procesare grafică alături de core-rurile procesorului. Puntea de nord se ocupă în principal de comunicația procesor - RAM, magistrala video și puntea de sud (Southbridge). Din cauză că procesoarele și memoriile necesită semnale de acces diferite, o anumită variantă
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
Celeron la I7. Circuitul este similar cu predecesoarea Sandy Bridge, cu câteva diferențe: tehnologia este pe 22nm (față de 32 nm), folosește tranzistoare tri-gate care asigură un consum mai mic la viteză mai ridicată (până la 4.6 GHz) și conține un controler grafic mai evoluat pentru aplicații video. Puntea de sud (southbridge) implementează funcțiile mai lente ale plăcii de bază, adică cele de intrare ieșire (Input/Output controller hub pentru Intel și Fusion Controller Hub pentru AMD). Printre funcționalitățile punții de sud
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
de aceste blocuri sunt de regulă ascunse procesorului (sincronizarea datelor, formatul lor, acționări electromecanice). Un modul I/ O ce are un circuit de interfață de nivel înalt cu procesorul este numit canal I/ O, în timp ce un modul simplu este numit controler I/O. 7.4. Metode de transfer a datelor Datele pot fi transferate între procesor și periferic în 4 moduri: -transferul datelor prin program - inițiat și controlat de către procesor -transferul datelor prin întreruperi - controlat de procesor după ce a fost inițiat
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
Soluția este de a aloca nivele de prioritate întreruperilor, procesorul tratând evident întreruperea cu prioritatea cea mai mare și ulterior pe celelalte în ordinea priorităților acestora. Arbitrarea poate fi controlată de către procesor (prin software sau prin hardware), de către un circuit controler de întreruperi sau prin hardware, dispozitivele fiind conectate într-un lanț de priorități. Arbitrarea prin software necesită un hardware minimal (de exemplu un registru în care fiecărui periferic întreruperi îi corespunde un bit care va fi setat atunci când acesta generează
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
întrerupere. Procesorul citește registrul și în funcție de starea bților decide care rutină de întrerupere va fi executată. Dacă sunt activați mai mulți biți simultan, atunci tot prin program hotărăște ordinea în care va trata întreruperile. Arbitrarea poate fi controlată de către un controler de întreruperi. Această alternativă este cea mai utilizată. El preia toate sarcinile procesorului privind arbitrarea. Acesta acceptă întreruperi de la mai multe surse de întrerupere, determină care are prioritatea cea mai mare și generează către procesor o cerere de întrerupere. După ce
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
alternativă este cea mai utilizată. El preia toate sarcinile procesorului privind arbitrarea. Acesta acceptă întreruperi de la mai multe surse de întrerupere, determină care are prioritatea cea mai mare și generează către procesor o cerere de întrerupere. După ce acesta acceptă cererea, controlerul plasează pe magistrala de date vectorul de întrerupere asociat întreruperii cu prioritatea cea mai mare. Procesorul întrerupe execuția programului în curs și pe baza vectorului de întrerupere calculează adresa rutinei de întrerupere corespunzătoare și o încarcă în numărătorul de program
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
cea mai mare. Procesorul întrerupe execuția programului în curs și pe baza vectorului de întrerupere calculează adresa rutinei de întrerupere corespunzătoare și o încarcă în numărătorul de program. Evident, următoarea instrucțiune executată va fi prima din subrutina de întrerupere. Tipic, controlerul de întreruperi conține un set de regiștri: Registrul cererilor de întrerupere (Interrupt Request Register) - Arhitectura calculatoarelor -Registrul de servire a întreruperilor (Interrupt Service Register) - specifică ce întrerupere a fost acceptată, dar este în așteptare; -Registrul de mascare a întreruperilor (Interrupt
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
Interrupt Request Register) - Arhitectura calculatoarelor -Registrul de servire a întreruperilor (Interrupt Service Register) - specifică ce întrerupere a fost acceptată, dar este în așteptare; -Registrul de mascare a întreruperilor (Interrupt Mask Register) - specifică care întreruperi pot fi acceptate și care nu. Controlerul este programabil, secvența de programare fiind realizată la început, imediat după pornirea sistemului. Ulterior, setările pot fi modificate prin program. Modul de alocare a priorităților poate fi: fix, rotitor (fiecare întrerupere devine după servire cu prioritate minimă) sau cu mascare
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
după pornirea sistemului. Ulterior, setările pot fi modificate prin program. Modul de alocare a priorităților poate fi: fix, rotitor (fiecare întrerupere devine după servire cu prioritate minimă) sau cu mascare (întreruperile pot fi invalidate temporar). Avantajele utilizării unui astfel de controler sunt timpul mic de răspuns și flexibilitatea în alocarea priorităților. O altă metodă de arbitrare este cea cu lanț de priorități, care se bazează pe existența unor circuite de invalidare în cadrul fiecărui circuit de interfață (daisy chain). Cu cât dispozitivul
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
IEI este în 1 logic și atunci poate genera o cerere de întrerupere și va trece ieșirea sa IEO în 0 logic, anunțând dispozitivele mai puțin prioritare ca este servit. În momentul în care primește acceptul INT ACK, dispozitivul anunță controlerul CTR INT prin semnalul INTk, iar acesta plasează vectorul de întrerupere pe magistrala de date. Controlerul poate lipsi, în aceste condiții dispozitivul însuși plasează vectorul de întrerupere pe magistrală. 7.4.3. Transferul datelor prin acces direct la memorie Deși
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
ieșirea sa IEO în 0 logic, anunțând dispozitivele mai puțin prioritare ca este servit. În momentul în care primește acceptul INT ACK, dispozitivul anunță controlerul CTR INT prin semnalul INTk, iar acesta plasează vectorul de întrerupere pe magistrala de date. Controlerul poate lipsi, în aceste condiții dispozitivul însuși plasează vectorul de întrerupere pe magistrală. 7.4.3. Transferul datelor prin acces direct la memorie Deși transferul datelor utilizând întreruperi permite o viteză mare de transfer, totuși acest gen de transfer implică
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
utilizarea întreruperilor. Transferul prin DMA este o soluție care rezolvă aceste neajunsuri. După cum îi spune și numele, transferul se realizează fără intervenția procesorului, direct între periferic și memorie, întregul proces fiind coordonat de către un circuit specializat. Acest circuit se numește controler DMA. În figura 7.8 este prezentată structura unui sistem de calcul cu posibilități DMA. Inițierea transferului se face de către periferic. Cererea este adresată controlerului (Cerere DMA), iar acesta solicită la rândul său procesorului accesul și controlul magistralelor sistemului (CM
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
periferic și memorie, întregul proces fiind coordonat de către un circuit specializat. Acest circuit se numește controler DMA. În figura 7.8 este prezentată structura unui sistem de calcul cu posibilități DMA. Inițierea transferului se face de către periferic. Cererea este adresată controlerului (Cerere DMA), iar acesta solicită la rândul său procesorului accesul și controlul magistralelor sistemului (CM - cerere magistrale - „bus request”). Sistem de calcul cu controler DMA Procesorul cedează magistralele cu o mică întârziere (sfârșitul ciclului de execuție a instrucțiunii în curs
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
unui sistem de calcul cu posibilități DMA. Inițierea transferului se face de către periferic. Cererea este adresată controlerului (Cerere DMA), iar acesta solicită la rândul său procesorului accesul și controlul magistralelor sistemului (CM - cerere magistrale - „bus request”). Sistem de calcul cu controler DMA Procesorul cedează magistralele cu o mică întârziere (sfârșitul ciclului de execuție a instrucțiunii în curs) trecându-le în starea de înaltă impedanță (HZ) și activează semnalul MA - magistrale acordate - „bus granted”. Odată magistralele cedate, controlerul DMA anunță circuitul periferic
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
Sistem de calcul cu controler DMA Procesorul cedează magistralele cu o mică întârziere (sfârșitul ciclului de execuție a instrucțiunii în curs) trecându-le în starea de înaltă impedanță (HZ) și activează semnalul MA - magistrale acordate - „bus granted”. Odată magistralele cedate, controlerul DMA anunță circuitul periferic că deține magistralele (Acceptare DMA). Apoi furnizează adresele pe magistrala de adrese și ativează semnalele de scriere/citire (IOR/IOW și WR/RD) în/din memorie/periferic funcție de sensul transferului. Dispozitivul sursă pune datele pe magistrala
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
DMA). Apoi furnizează adresele pe magistrala de adrese și ativează semnalele de scriere/citire (IOR/IOW și WR/RD) în/din memorie/periferic funcție de sensul transferului. Dispozitivul sursă pune datele pe magistrala de date, iar dispozitivul destinație le primește. Un controler DMA este în principiu un periferic pentru procesor și este programat să realizeze o secvență de transfer de date în locul procesorului. Un astfel de circuit are de regulă mai multe, așa numite, canale DMA (DMA0, DMA1,...DMAk), fiecare putând fi
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
finalizarea unui proces (EOP) dacă autoinițializarea a fost validată. Regiștrii adresă de bază și contor de cuvinte de bază - aceștia memorează valorile inițiale ale regiștrilor curenți. Ei sunt înscriși simultan cu regiștrii curenți și nu pot fi citiți de către procesor. Controlerul mai conține și alți regiștri: Registrul de comandă - controlează setările controlerului - posibilitatea transferului memorie -memorie, validarea sau invalidarea circuitului, prioritățile și nivelele pe care sunt active semnalele CerDMA (DMA Request) și AprobDMA (DMA Acknowledge). -Registrul de mod - fiecare canal DMA
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
de bază și contor de cuvinte de bază - aceștia memorează valorile inițiale ale regiștrilor curenți. Ei sunt înscriși simultan cu regiștrii curenți și nu pot fi citiți de către procesor. Controlerul mai conține și alți regiștri: Registrul de comandă - controlează setările controlerului - posibilitatea transferului memorie -memorie, validarea sau invalidarea circuitului, prioritățile și nivelele pe care sunt active semnalele CerDMA (DMA Request) și AprobDMA (DMA Acknowledge). -Registrul de mod - fiecare canal DMA are un registru de mod de 6 biți. Atunci când procesorul scrie
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
conține informație despre starea circuitului (care din canale a ajuns la TC și care canale au cerere DMA. -Registrul temporar este folosit pentru reținerea datelor în timpul transferului memorie-memorie. Ultimul cuvânt transferat poate fi citit de către procesor din acest registru. Un controler DMA permite transferul datelor într-unul din cele 4 moduri disponibile: -Modul de transfer singular - canalul DMA este programat să realizeze un singur transfer. Contorul de cuvinte este incrementat, iar contorul de adrese va fi incrementat/decrementat la fiecare dată
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
din nou și după activarea semnalului MA (magistrale acordate - Bus Granted, Hold Acknowledge) se va mai transfera un octet. -Modul de transfer în bloc - transferul este inițiat de către periferic odată cu activarea semnalului CerDMA, care trebuie menținut activ doar până la răspunsul controlerului cu AprobDMA activ. Datele sunt transferate una câte una până contorul de cuvinte ajunge la zero (condiție TC) sau până se comandă un proces EOP extern (programat de către procesor). Canalul se poate autoinițializa dacă acest serviciu a fost activat. -Transfer
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
se face până când CerDMA devine inactiv sau până se programează o condiție EOP externă. -Modul cascadat - în acest mod mai multe circuite DMA sunt înlănțuite pentru extinderea numărului de canale. În mod asemănător se pot adăuga și alte nivele de controlere DMA. Sunt posibile 4 tipuri de transfer diferite: Transfer de scriere - datele sunt transferate din dispozitivul de intrare ieșire în memorie prin activarea semnalelor WR și IORD -Transfer de citire - datele sunt transferate din memorie în dispozitivul de intrare ieșire
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
printr-o cerere DMA software către canalul 0. Canalul este programat în modul de transfer în bloc. Registrul adresă curent al canalului 0 generează adresa sursei. Data plasată de sursă pe magistrala de date este stocată în registrul temporar al controlerului. Registrul de adresă al canalului 1 generează adresa țintă iar data este plasată pe magistrala de date din registrul temporar. După transferul unui cuvânt registrul contor de cuvinte al canalului 1 este decrementat. Transferul se termină atunci când acesta ajunge la
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]