2,208 matches
-
cache, sistemele moderne utilizează magistrale diferite pentru a nu încetini transferul datelor: interne procesorului: (back side bus) pentru transferul între diferitele niveluri de cache și procesor, magistrale externe (front side bus) pentru transferul datelor între memorie și procesor, respectiv între procesor și periferice. Mai mult, așa după cum se observă din figura 3.5., există un controler ce separă magistralele (chipset) format din două punți: o punte pentru interfațarea memoriei și magistralei grafice (AGP, PCI Express) Northbridge și o alta pentru interfațarea
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
pentru interfațarea celorlalte periferice (PCI, IDE, SATA, Ethernet, Audio, CMOS, COM, LPT, FDD, tastatură și mouse) - Southbridge. Puntea de nord (northbridge) era una din cele două circuite chipset de pe placa de bază și avea scopul de a realiza comunicația între procesor și placa de bază. Astăzi funcțiile sale au migrat către procesor, începând cu memoria și controlerul grafic. De exemplu procesoarele Intel Sandy Bridge și AMD Accelerated Processing Unit au incluse toate funcțiile acestei punți în interior: controlerul de memorie și
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
LPT, FDD, tastatură și mouse) - Southbridge. Puntea de nord (northbridge) era una din cele două circuite chipset de pe placa de bază și avea scopul de a realiza comunicația între procesor și placa de bază. Astăzi funcțiile sale au migrat către procesor, începând cu memoria și controlerul grafic. De exemplu procesoarele Intel Sandy Bridge și AMD Accelerated Processing Unit au incluse toate funcțiile acestei punți în interior: controlerul de memorie și unitatea de procesare grafică alături de core-rurile procesorului. Puntea de nord se
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
northbridge) era una din cele două circuite chipset de pe placa de bază și avea scopul de a realiza comunicația între procesor și placa de bază. Astăzi funcțiile sale au migrat către procesor, începând cu memoria și controlerul grafic. De exemplu procesoarele Intel Sandy Bridge și AMD Accelerated Processing Unit au incluse toate funcțiile acestei punți în interior: controlerul de memorie și unitatea de procesare grafică alături de core-rurile procesorului. Puntea de nord se ocupă în principal de comunicația procesor - RAM, magistrala video
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
sale au migrat către procesor, începând cu memoria și controlerul grafic. De exemplu procesoarele Intel Sandy Bridge și AMD Accelerated Processing Unit au incluse toate funcțiile acestei punți în interior: controlerul de memorie și unitatea de procesare grafică alături de core-rurile procesorului. Puntea de nord se ocupă în principal de comunicația procesor - RAM, magistrala video și puntea de sud (Southbridge). Din cauză că procesoarele și memoriile necesită semnale de acces diferite, o anumită variantă de punte va accepta unul sau maxim 2 tipuri de
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
grafic. De exemplu procesoarele Intel Sandy Bridge și AMD Accelerated Processing Unit au incluse toate funcțiile acestei punți în interior: controlerul de memorie și unitatea de procesare grafică alături de core-rurile procesorului. Puntea de nord se ocupă în principal de comunicația procesor - RAM, magistrala video și puntea de sud (Southbridge). Din cauză că procesoarele și memoriile necesită semnale de acces diferite, o anumită variantă de punte va accepta unul sau maxim 2 tipuri de procesor și un singur tip de RAM (există și punți
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
Processing Unit au incluse toate funcțiile acestei punți în interior: controlerul de memorie și unitatea de procesare grafică alături de core-rurile procesorului. Puntea de nord se ocupă în principal de comunicația procesor - RAM, magistrala video și puntea de sud (Southbridge). Din cauză că procesoarele și memoriile necesită semnale de acces diferite, o anumită variantă de punte va accepta unul sau maxim 2 tipuri de procesor și un singur tip de RAM (există și punți care acceptă 2 tipuri de RAM). Puntea de nord joacă
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
Puntea de nord se ocupă în principal de comunicația procesor - RAM, magistrala video și puntea de sud (Southbridge). Din cauză că procesoarele și memoriile necesită semnale de acces diferite, o anumită variantă de punte va accepta unul sau maxim 2 tipuri de procesor și un singur tip de RAM (există și punți care acceptă 2 tipuri de RAM). Puntea de nord joacă un rol important în stabilirea frecvenței de tact (overclocking). Cu cât aceasta e mai mare cu atât procesorul este mai rapid
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
2 tipuri de procesor și un singur tip de RAM (există și punți care acceptă 2 tipuri de RAM). Puntea de nord joacă un rol important în stabilirea frecvenței de tact (overclocking). Cu cât aceasta e mai mare cu atât procesorul este mai rapid și se încălzește mai tare necesitând răcire mai intensă. Există o limită tehnologică a frecvenței de tact datorată întârzierilor de propagare, întârzieri care cresc cu temperatura chip-ului. Ultima variantă de punte de nord este numită Ivy
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
încălzește mai tare necesitând răcire mai intensă. Există o limită tehnologică a frecvenței de tact datorată întârzierilor de propagare, întârzieri care cresc cu temperatura chip-ului. Ultima variantă de punte de nord este numită Ivy Bridge și este folosită în procesoarele de ultimă generație, de la Celeron la I7. Circuitul este similar cu predecesoarea Sandy Bridge, cu câteva diferențe: tehnologia este pe 22nm (față de 32 nm), folosește tranzistoare tri-gate care asigură un consum mai mic la viteză mai ridicată (până la 4.6
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
astfel că în primul ciclu mașină al fiecărei instrucțiuni pe magistrala de date se pot transmite informații de adresă. Odată cu semnalele de adresă, se activează un semnal indicator pe magistrala de control care servește pentru memorarea informației în registre externe procesorului. De exemplu la procesoarele Intel 8085 și 8086 pini ai magistralei de date sunt multiplexați pentru a se putea transmite și informație de adresă. Semnalul de control care comandă stocarea adresei într-un registru extern este numit ALE (Address Latch
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
ciclu mașină al fiecărei instrucțiuni pe magistrala de date se pot transmite informații de adresă. Odată cu semnalele de adresă, se activează un semnal indicator pe magistrala de control care servește pentru memorarea informației în registre externe procesorului. De exemplu la procesoarele Intel 8085 și 8086 pini ai magistralei de date sunt multiplexați pentru a se putea transmite și informație de adresă. Semnalul de control care comandă stocarea adresei într-un registru extern este numit ALE (Address Latch Enable). Apoi, pentru tot
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
varietate de semnale de comandă, control și sincronizare. Unele semnale sunt generate de UCP, altele sun generate de alte dispozitive. Putem considera această magistrală ca fiind una bidirecțională. Spre deosebire de celelalte 2 magistrale, aceasta nu este standard, ea diferind de la un procesor la altul. Liniile aceste magistrale pot fi grupate în câteva categorii: -Semnale pentru transferuri de date cu memoria și cu dispozitivele I/O; Rolul acestor semnale este de a controla transferul datelor pe magistrala de date. De regulă aceste semnale
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
ca data este citită din ea/el, în consecință direcția liniilor de date fiind de la dispozitiv la UCP. Al doilea semnal indică faptul că data se scrie în dispozitiv,iar direcția liniilor de date este de la UCP la dispozitiv. Unele procesoare au un singur semnal de ieșire (R/W ), active pe nivele diferite. Mai întâi sunt fixate semnalele de adresă (adresa este poziționată pe magistrală), iar când acestea și-au terminat tranzițiile (adresa este stabilă) se activează pentru scurt timp aceste
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
singur semnal de ieșire (R/W ), active pe nivele diferite. Mai întâi sunt fixate semnalele de adresă (adresa este poziționată pe magistrală), iar când acestea și-au terminat tranzițiile (adresa este stabilă) se activează pentru scurt timp aceste semnale. Dacă procesorul scrie data, atunci aceasta este pe magistrală la activarea semnalului WR. Dacă procesorul citește data, atunci ea va fi poziționată pe magistrală doar pe durata activării semnalului RD. De la UCP la UCP aceste semnale pot avea denumiri diferite: RD și
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
fixate semnalele de adresă (adresa este poziționată pe magistrală), iar când acestea și-au terminat tranzițiile (adresa este stabilă) se activează pentru scurt timp aceste semnale. Dacă procesorul scrie data, atunci aceasta este pe magistrală la activarea semnalului WR. Dacă procesorul citește data, atunci ea va fi poziționată pe magistrală doar pe durata activării semnalului RD. De la UCP la UCP aceste semnale pot avea denumiri diferite: RD și WR, IORD și IOWR, MEMRD și MEMWR -Semnale pentru cererile de cedare a
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
și IOWR, MEMRD și MEMWR -Semnale pentru cererile de cedare a magistralelor; Cedarea magistralelor se poate face atunci când în circuit sunt două sau mai multe dispozitive ce pot controla magistralele. Astfel de situații apar în sistemele unde există mai multe procesoare de uz gneral sau unde sunt necesare transferul unor blocuri mari de date direct în memorie (de la un periferic spre memorie) caz în care dispozitivul este un controller DMA. Aceste semnale se numesc BR (Bus Request) respectiv BG (Bus Granted
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
mascabile și nemascabile. Întreruperile mascabile pot fi invalidate prin program, în timp ce cele nemascabile nu pot fi invalidate. De regulă semnalele pentru cererile de întrerupere mascabile se numesc INT, INTR, IORQ, IPL, putând avea și un index în cazul în care procesorul are mai multe astfel de semnale, iar semnalele pentru întreruperi nemascabile se numesc NMI. Pentru a răspunde procesorul are INTA, M1 sau FC. -Semnale indicatoare de stare a UCP; Sunt semnale sau combinații de semnale ce indică starea UCP. Aceste
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
regulă semnalele pentru cererile de întrerupere mascabile se numesc INT, INTR, IORQ, IPL, putând avea și un index în cazul în care procesorul are mai multe astfel de semnale, iar semnalele pentru întreruperi nemascabile se numesc NMI. Pentru a răspunde procesorul are INTA, M1 sau FC. -Semnale indicatoare de stare a UCP; Sunt semnale sau combinații de semnale ce indică starea UCP. Aceste semnale sunt extrem de diferite: tipul ciclului mașină curent, informații despre regiștrii implicați în calculul adresei, informații de sincronizare
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
și o precizie mai mare a oscilației (0.002%) pe când cele RC au o precizie de numai 0.01% -Alte semnale ARHITECTURA SETULUI DE INSTRUCȚIUNI 5.1. Generalități. CISC și RISC Arhitectura setului de instrucțiuni (ASI) este parte din arhitectura procesorului și este legată atât de partea de hard cât și de cea de programare. Prin intermediul său sunt definite tipurile de date, instrucțiunile, regiștrii, modurile de adresare, întreruprerile, arhitectura memoriei și accesul I/ O. În general, ASI include un set de
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
de instrucțiuni larg utilizate: CISC - complex instruction set computer și RISC - reduced instruction set computer. În mare, prima variantă are avantajul unui cod mai compact și deci a unui acces mai redus la memorie, în timp ce a doua aduce avantajul unui procesor mai simplu (implicit de consum mai mic). Multă vreme s-a mers pe ideea de a implementa instrucțiuni care să suporte direct programarea de nivel înalt (apelul procedurilor, controlul buclelor și moduri complexe de adresare a memoriei. Acest lucru necesită
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
specifice). Termenul „redus” nu înseamnă neapărat mai puține instrucțiuni (multe arhitecturi RISC au mai multe instrucțiuni decât arhitecturile CISC), ci înseamnă că numărul de cicli necesari pentru a executa o instrucțiune este mai redus (tipic 1 ciclu pe instrucțiune). Astfel procesoarele RISC folosesc mai puține tranzistoare pentru logica de comandă, lucru care permite extinderea setului de regiștri și extinderea paralelismului intern. În consecință, un procesor RISC poate fi caracterizat de următoarele trăsături specifice: -set de instrucțiuni cu format uniform, cu codul
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
cicli necesari pentru a executa o instrucțiune este mai redus (tipic 1 ciclu pe instrucțiune). Astfel procesoarele RISC folosesc mai puține tranzistoare pentru logica de comandă, lucru care permite extinderea setului de regiștri și extinderea paralelismului intern. În consecință, un procesor RISC poate fi caracterizat de următoarele trăsături specifice: -set de instrucțiuni cu format uniform, cu codul instrucțiunii de 1 singur cuvânt; -unitate de control cablată; -regiștri de uz general cu facilități identice, ceea ce permite utilizarea lor în orice context și
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
dată (unidimensională sau multidimensională). Pot fi implementate astfel moduri de adresare imediată, directă, indirecă, relativă sau indexată. -repertoriul de instrucțiuni. Acesta include instrucțiunile de prelucrare, de transfer, speciale, rezervate și ascunse (de testare). -structura setului de regiștri ai UCP. Orice procesor are regiștri de uz general și regiștri cu dedicație specială (PC - program counter, SP - Stack pointer), conținutul acestora reprezentând starea UCP. Execuția unei instrucțiuni (sau chiar a unei secvențe a instrucțiunii) înseamnă modificarea stării UCP. -organizarea memoriei sistemului. Memoria poate
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
de adrese și de timpul de acces. -organizarea sistemului de intrare ieșire. Datorită faptului ca accesul la varietatea mare de periferice se poate încadra între limite largi de timp, există o mare varietate de posibilități de organizare a acestuia. Orice procesor are instrucțiuni dedicate pentru accesul I/ O care să permită acest lucru. 5.2. Formatul instrucțiunilor codului mașină O instrucțiune este formată dintr-unul sau mai multe cuvinte, funcție de complexitatea și tipul său. Instrucțiunea este o comandă binară care modifică
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]