2,860 matches
-
RAM dinamic și forma de undă a tensiunii pe condensatorul de memorare Selecția celulei activează prin 1 logic “selecție linie”, care deschide tranzistorul, iar capacitatea parazită se încarcă cu informația binară prezentă pe “selecție coloană”. Dacă s-a memorat un bit de 0 logic, nu avem nici o problemă, dar dacă s-a memorat 1 logic, atunci informația trebuie reîmprospătată periodic prin refresh, altfel “condensatorul” se descarcă și informația se pierde. Această reîmprospătare a informației memorate se face prin citirea periodică a
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
-se RAM-ul dinamic, sau RAM-ul static în tehnologie CMOS. Memoriile DRAM au de obicei capacitate mare, deci multe linii de adresă. S-a constatat însă că citirea sau înscrierea datelor pe coloană se face după selecția liniei, deci biții mai semnificativi ai adresei pot fi generați cu o oarecare întârziere. De aici a apărut ideea multiplexării liniilor de adresă și deci înjumătățirea lor la intrarea în circuitul integrat. Celula de memorie RAM dinamic și forma de undă a tensiunii
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
coloană cu coloană, ciclul de citire în mod nibble, asemănător cu cel în mod pagină, numai că acum generarea unor secvențe de 4 impulsuri de CAS se face automat. Circuitele de memorie DRAM se integrează cu capacitatea locațiilor de 1 bit, de 4 biți, sau de 8 biți, funcție de capacitate. De aici și clasificarea lor funcție de numărul de biți pe un circuit. Capacitatea crește de 4 ori de la o generație la alta, datorită organizării sub formă de matrice pătrată (64 kbiți
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
ciclul de citire în mod nibble, asemănător cu cel în mod pagină, numai că acum generarea unor secvențe de 4 impulsuri de CAS se face automat. Circuitele de memorie DRAM se integrează cu capacitatea locațiilor de 1 bit, de 4 biți, sau de 8 biți, funcție de capacitate. De aici și clasificarea lor funcție de numărul de biți pe un circuit. Capacitatea crește de 4 ori de la o generație la alta, datorită organizării sub formă de matrice pătrată (64 kbiți, 256kbiți, 1Mbit), dar
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
mod nibble, asemănător cu cel în mod pagină, numai că acum generarea unor secvențe de 4 impulsuri de CAS se face automat. Circuitele de memorie DRAM se integrează cu capacitatea locațiilor de 1 bit, de 4 biți, sau de 8 biți, funcție de capacitate. De aici și clasificarea lor funcție de numărul de biți pe un circuit. Capacitatea crește de 4 ori de la o generație la alta, datorită organizării sub formă de matrice pătrată (64 kbiți, 256kbiți, 1Mbit), dar pentru capacități mari există
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
generarea unor secvențe de 4 impulsuri de CAS se face automat. Circuitele de memorie DRAM se integrează cu capacitatea locațiilor de 1 bit, de 4 biți, sau de 8 biți, funcție de capacitate. De aici și clasificarea lor funcție de numărul de biți pe un circuit. Capacitatea crește de 4 ori de la o generație la alta, datorită organizării sub formă de matrice pătrată (64 kbiți, 256kbiți, 1Mbit), dar pentru capacități mari există și salturi de doar 2 (256Mbiți, 512Mbiți, 1Gbit). Mai mult memoriile
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
cache. Adresarea unei locații determină transferului unui bloc de octeți din memoria RAM în memoria cache, astfel încât, locațiile următoare sau următoarea utilizare a sa se va face mult mai rapid. Memoria principală conține 2n locații adresabile, adresele fiind pe n biți. Împărțind memoria în blocuri de K cuvinte lungime există 2n/K blocuri. De regulă K este o putere a lui 2. Memoria cache are L linii, în fiecare linie încăpând câte un bloc. Numărul de linii L este mult mai
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
o putere a lui 2. Memoria cache are L linii, în fiecare linie încăpând câte un bloc. Numărul de linii L este mult mai mic decât numărul blocurilor K din memoria principală. Dacă memoria RAM se poate adresa pe 16 biți, atunci înseamnă ca avem 216/8=8192 de blocuri de 8 octeți. Deoarece numărul de linii din cache este mai mic decât numărul blocurilor din RAM, este nevoie de o modalitate de plasare a lor în cache și de un
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
identificarea blocului. Astfel o linie din memoria cache nu conține doar cele K blocuri ci și un cuvânt de marcaj care să permită identificarea sa. În cazul de mai sus o linie va avea 64 octeți de date și 6 biți pentru marcaj - 70 biți în total. 6.3.1. Map-area directă Aceasta este cea mai simplă metodă (figura 6.14.). Un bloc se poate găsi într-o singură linie din memoria cache. Cei 3 biți mai puțin semnificativi identifică un
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
linie din memoria cache nu conține doar cele K blocuri ci și un cuvânt de marcaj care să permită identificarea sa. În cazul de mai sus o linie va avea 64 octeți de date și 6 biți pentru marcaj - 70 biți în total. 6.3.1. Map-area directă Aceasta este cea mai simplă metodă (figura 6.14.). Un bloc se poate găsi într-o singură linie din memoria cache. Cei 3 biți mai puțin semnificativi identifică un cuvânt. Ceilalți 13 biți
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
octeți de date și 6 biți pentru marcaj - 70 biți în total. 6.3.1. Map-area directă Aceasta este cea mai simplă metodă (figura 6.14.). Un bloc se poate găsi într-o singură linie din memoria cache. Cei 3 biți mai puțin semnificativi identifică un cuvânt. Ceilalți 13 biți mai semnificativi indică un bloc al memoriei principale. Câmpul de 7 biți (linie) indică numărul blocului modulo 128. Blocurile 0, 128, ...8064 se vor găsi în linia 0, blocurile 1, 129
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
biți în total. 6.3.1. Map-area directă Aceasta este cea mai simplă metodă (figura 6.14.). Un bloc se poate găsi într-o singură linie din memoria cache. Cei 3 biți mai puțin semnificativi identifică un cuvânt. Ceilalți 13 biți mai semnificativi indică un bloc al memoriei principale. Câmpul de 7 biți (linie) indică numărul blocului modulo 128. Blocurile 0, 128, ...8064 se vor găsi în linia 0, blocurile 1, 129,...8065 se vor găsi în linia 1, ..., blocurile 127
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
simplă metodă (figura 6.14.). Un bloc se poate găsi într-o singură linie din memoria cache. Cei 3 biți mai puțin semnificativi identifică un cuvânt. Ceilalți 13 biți mai semnificativi indică un bloc al memoriei principale. Câmpul de 7 biți (linie) indică numărul blocului modulo 128. Blocurile 0, 128, ...8064 se vor găsi în linia 0, blocurile 1, 129,...8065 se vor găsi în linia 1, ..., blocurile 127, 255,...8191 se vor găsi în linia 127. Câmpul de 6 biți
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
biți (linie) indică numărul blocului modulo 128. Blocurile 0, 128, ...8064 se vor găsi în linia 0, blocurile 1, 129,...8065 se vor găsi în linia 1, ..., blocurile 127, 255,...8191 se vor găsi în linia 127. Câmpul de 6 biți (marcaj) identifică în mod unic blocul din linie. Blocurile 0, 128, 256,...8064 au marcaje 0, 1, 2,...63. Adresarea unei locații de memorie se face printr-o adresă de 16 biți: -numărul liniei este utilizat ca un index în interiorul
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
vor găsi în linia 127. Câmpul de 6 biți (marcaj) identifică în mod unic blocul din linie. Blocurile 0, 128, 256,...8064 au marcaje 0, 1, 2,...63. Adresarea unei locații de memorie se face printr-o adresă de 16 biți: -numărul liniei este utilizat ca un index în interiorul memoriei cache pentru accesul la o anumită linie -dacă marcajul de 6 biți este egal cu marcajul liniei respective, atunci cuvântul de 3 biți este folosit pentru a selecta una din cele
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
8064 au marcaje 0, 1, 2,...63. Adresarea unei locații de memorie se face printr-o adresă de 16 biți: -numărul liniei este utilizat ca un index în interiorul memoriei cache pentru accesul la o anumită linie -dacă marcajul de 6 biți este egal cu marcajul liniei respective, atunci cuvântul de 3 biți este folosit pentru a selecta una din cele 8 locații ale liniei -dacă marcajul nu este cel corespunzător liniei respective atunci se va aduce un nou bloc din memoria
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
memorie se face printr-o adresă de 16 biți: -numărul liniei este utilizat ca un index în interiorul memoriei cache pentru accesul la o anumită linie -dacă marcajul de 6 biți este egal cu marcajul liniei respective, atunci cuvântul de 3 biți este folosit pentru a selecta una din cele 8 locații ale liniei -dacă marcajul nu este cel corespunzător liniei respective atunci se va aduce un nou bloc din memoria RAM corespunzător celor 13 biți mai semnificativi (marcaj + linie). Dacă un
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
liniei respective, atunci cuvântul de 3 biți este folosit pentru a selecta una din cele 8 locații ale liniei -dacă marcajul nu este cel corespunzător liniei respective atunci se va aduce un nou bloc din memoria RAM corespunzător celor 13 biți mai semnificativi (marcaj + linie). Dacă un program face acces în mod repetat la 2 blocuri diferite care sunt map-ate în aceeași linie, atunci blocurile vor fi interschimbate continuu între ele în cache, acest lucru ducând la o rata de succes
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
fi interschimbate continuu între ele în cache, acest lucru ducând la o rata de succes redusă. 6.3.2. Map-area asociativă Este o altă metodă care elimină dezavantajul de mai sus. În acest caz se folosește un marcaj de 13 biți și un număr al cuvântului de 3 biți. Un boc din RAM se poate încărca în orice linie din cache. Pentru compararea marcajului cu zona corespunzătoare din adresa de memorie RAM este necesară o logică de comparare. Cu cât marcajul
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
lucru ducând la o rata de succes redusă. 6.3.2. Map-area asociativă Este o altă metodă care elimină dezavantajul de mai sus. În acest caz se folosește un marcaj de 13 biți și un număr al cuvântului de 3 biți. Un boc din RAM se poate încărca în orice linie din cache. Pentru compararea marcajului cu zona corespunzătoare din adresa de memorie RAM este necesară o logică de comparare. Cu cât marcajul e mai mare, cu atât logica rezultă mai
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
10Mb/s, iar cele mai rapide sunt cele pentru memorarea datelor: HDD - 1Gb/s, SSD - 3000MB/s, FDD - 10Mb/s, CD - 1.23Mb/s, Blu-ray DVD - 432Mb/s. Pentru valorile de mai sus „B” înseamnă Byte -octet, iar „b” înseamnă bit, iar cifrele sunt valori limită care de cele mai multe ori nu sunt atinse. 7.1. Funcțiile circuitelor de interfață În figura 7.1, circuitele de interfață sunt conectate la magistralele sistemului (date, adrese și comandă și control) pe de o parte
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
se poate face și de sute sau mii de ori pînă perifericul execută task-ul. De exemplu o interfață serială care lucrează cu rata de 9600 baud (cca 0.1 ms) necesită 1.2 ms pentru a transmite un cuvânt - 1 bit de start, 8 biți de date, un bit de paritate și 2 biți de stop, iar un procesor RISC cu frecvența de tact de 1MHz execută o instrucțiune pe tact. Asta înseamnă execuția a 1200 de instrucțiuni pe durata transmisiei
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
de sute sau mii de ori pînă perifericul execută task-ul. De exemplu o interfață serială care lucrează cu rata de 9600 baud (cca 0.1 ms) necesită 1.2 ms pentru a transmite un cuvânt - 1 bit de start, 8 biți de date, un bit de paritate și 2 biți de stop, iar un procesor RISC cu frecvența de tact de 1MHz execută o instrucțiune pe tact. Asta înseamnă execuția a 1200 de instrucțiuni pe durata transmisiei. Cine poate genera întreruperea
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
de ori pînă perifericul execută task-ul. De exemplu o interfață serială care lucrează cu rata de 9600 baud (cca 0.1 ms) necesită 1.2 ms pentru a transmite un cuvânt - 1 bit de start, 8 biți de date, un bit de paritate și 2 biți de stop, iar un procesor RISC cu frecvența de tact de 1MHz execută o instrucțiune pe tact. Asta înseamnă execuția a 1200 de instrucțiuni pe durata transmisiei. Cine poate genera întreruperea? În principiu orice periferic
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
task-ul. De exemplu o interfață serială care lucrează cu rata de 9600 baud (cca 0.1 ms) necesită 1.2 ms pentru a transmite un cuvânt - 1 bit de start, 8 biți de date, un bit de paritate și 2 biți de stop, iar un procesor RISC cu frecvența de tact de 1MHz execută o instrucțiune pe tact. Asta înseamnă execuția a 1200 de instrucțiuni pe durata transmisiei. Cine poate genera întreruperea? În principiu orice periferic conectat la sistem poate genera
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]