2,208 matches
-
de date. După cum se poate observa în desfășurarea temporală a conținutului cuvântului VLIW, în cazul în care compilatorul nu poate rezolva interdependențele dintre instrucțiuni sau căile de date sunt momentan ocupate, compilatorul poate introduce instrucțiuni nop (no operationă. Exemplu de procesor VLIW este procesorul digital de semnal (DSPĂ Texas Instruments TMS320C67. Procesoarele superscalare Un procesor superscalar este capabil să execute simultan mai multe instrucțiuni din conducte independente de instrucțiuni. Procesoarele superscalare au planificator dinamic care examinează instrucțiunile din memorie și decide
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1090]
-
se poate observa în desfășurarea temporală a conținutului cuvântului VLIW, în cazul în care compilatorul nu poate rezolva interdependențele dintre instrucțiuni sau căile de date sunt momentan ocupate, compilatorul poate introduce instrucțiuni nop (no operationă. Exemplu de procesor VLIW este procesorul digital de semnal (DSPĂ Texas Instruments TMS320C67. Procesoarele superscalare Un procesor superscalar este capabil să execute simultan mai multe instrucțiuni din conducte independente de instrucțiuni. Procesoarele superscalare au planificator dinamic care examinează instrucțiunile din memorie și decide care din ele
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1090]
-
cuvântului VLIW, în cazul în care compilatorul nu poate rezolva interdependențele dintre instrucțiuni sau căile de date sunt momentan ocupate, compilatorul poate introduce instrucțiuni nop (no operationă. Exemplu de procesor VLIW este procesorul digital de semnal (DSPĂ Texas Instruments TMS320C67. Procesoarele superscalare Un procesor superscalar este capabil să execute simultan mai multe instrucțiuni din conducte independente de instrucțiuni. Procesoarele superscalare au planificator dinamic care examinează instrucțiunile din memorie și decide care din ele vor fi plasate în fiecare conductă de instrucțiuni
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1090]
-
cazul în care compilatorul nu poate rezolva interdependențele dintre instrucțiuni sau căile de date sunt momentan ocupate, compilatorul poate introduce instrucțiuni nop (no operationă. Exemplu de procesor VLIW este procesorul digital de semnal (DSPĂ Texas Instruments TMS320C67. Procesoarele superscalare Un procesor superscalar este capabil să execute simultan mai multe instrucțiuni din conducte independente de instrucțiuni. Procesoarele superscalare au planificator dinamic care examinează instrucțiunile din memorie și decide care din ele vor fi plasate în fiecare conductă de instrucțiuni disponibilă. Această planificare
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1090]
-
momentan ocupate, compilatorul poate introduce instrucțiuni nop (no operationă. Exemplu de procesor VLIW este procesorul digital de semnal (DSPĂ Texas Instruments TMS320C67. Procesoarele superscalare Un procesor superscalar este capabil să execute simultan mai multe instrucțiuni din conducte independente de instrucțiuni. Procesoarele superscalare au planificator dinamic care examinează instrucțiunile din memorie și decide care din ele vor fi plasate în fiecare conductă de instrucțiuni disponibilă. Această planificare dinamică permite lansarea și execuția instrucțiunilor out-of-order (ordine diferită de cea din program). În figura
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1090]
-
și decide care din ele vor fi plasate în fiecare conductă de instrucțiuni disponibilă. Această planificare dinamică permite lansarea și execuția instrucțiunilor out-of-order (ordine diferită de cea din program). În figura 2.14 se prezintă structura de ansamblu a unui procesor superscalar cu trei conducte de instrucțiuni ce operează asupra a trei căi de date Figura 2.14 Procesor superscalar cu trei conducte de instrucțiuni Se permite astfel execuția a până la trei instrucțiuni pe ciclu de tact. Arhitectura superscalară asigură astfel
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1090]
-
lansarea și execuția instrucțiunilor out-of-order (ordine diferită de cea din program). În figura 2.14 se prezintă structura de ansamblu a unui procesor superscalar cu trei conducte de instrucțiuni ce operează asupra a trei căi de date Figura 2.14 Procesor superscalar cu trei conducte de instrucțiuni Se permite astfel execuția a până la trei instrucțiuni pe ciclu de tact. Arhitectura superscalară asigură astfel rate de execuție a instrucțiunilor mai mari decât frecvența semnalului de tact. Toate procesoarele moderne de înaltă performanță
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1090]
-
date Figura 2.14 Procesor superscalar cu trei conducte de instrucțiuni Se permite astfel execuția a până la trei instrucțiuni pe ciclu de tact. Arhitectura superscalară asigură astfel rate de execuție a instrucțiunilor mai mari decât frecvența semnalului de tact. Toate procesoarele moderne de înaltă performanță au arhitectură superscalară. Deosebirea între arhitectura VLIW și cea superscalară rezidă în modul de planificare și lansare în execuție a instrucțiunilor. La procesoarele VLIW compilatorul este responsabil de aceste funcțiuni, la procesoarele superscalare chiar procesorul, prin
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1090]
-
rate de execuție a instrucțiunilor mai mari decât frecvența semnalului de tact. Toate procesoarele moderne de înaltă performanță au arhitectură superscalară. Deosebirea între arhitectura VLIW și cea superscalară rezidă în modul de planificare și lansare în execuție a instrucțiunilor. La procesoarele VLIW compilatorul este responsabil de aceste funcțiuni, la procesoarele superscalare chiar procesorul, prin planificatorul dinamic, după cum se poate observa în figura 2.15. Există totuși limitări în creșterea performanțelor procesoarelor superscalare la creșterea numărului conductelor de instrucțiuni, limitări ce Țin
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1090]
-
semnalului de tact. Toate procesoarele moderne de înaltă performanță au arhitectură superscalară. Deosebirea între arhitectura VLIW și cea superscalară rezidă în modul de planificare și lansare în execuție a instrucțiunilor. La procesoarele VLIW compilatorul este responsabil de aceste funcțiuni, la procesoarele superscalare chiar procesorul, prin planificatorul dinamic, după cum se poate observa în figura 2.15. Există totuși limitări în creșterea performanțelor procesoarelor superscalare la creșterea numărului conductelor de instrucțiuni, limitări ce Țin de interdependențele din program: -dependențe de date; -dependențe procedurale
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1090]
-
Toate procesoarele moderne de înaltă performanță au arhitectură superscalară. Deosebirea între arhitectura VLIW și cea superscalară rezidă în modul de planificare și lansare în execuție a instrucțiunilor. La procesoarele VLIW compilatorul este responsabil de aceste funcțiuni, la procesoarele superscalare chiar procesorul, prin planificatorul dinamic, după cum se poate observa în figura 2.15. Există totuși limitări în creșterea performanțelor procesoarelor superscalare la creșterea numărului conductelor de instrucțiuni, limitări ce Țin de interdependențele din program: -dependențe de date; -dependențe procedurale; -conflicte de resurse
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1090]
-
modul de planificare și lansare în execuție a instrucțiunilor. La procesoarele VLIW compilatorul este responsabil de aceste funcțiuni, la procesoarele superscalare chiar procesorul, prin planificatorul dinamic, după cum se poate observa în figura 2.15. Există totuși limitări în creșterea performanțelor procesoarelor superscalare la creșterea numărului conductelor de instrucțiuni, limitări ce Țin de interdependențele din program: -dependențe de date; -dependențe procedurale; -conflicte de resurse; -dependențe de ieșire; Paralelismul la nivel de procesor O altă abordare în creșterea performanțelor unui microprocesor este utilizarea
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1090]
-
în figura 2.15. Există totuși limitări în creșterea performanțelor procesoarelor superscalare la creșterea numărului conductelor de instrucțiuni, limitări ce Țin de interdependențele din program: -dependențe de date; -dependențe procedurale; -conflicte de resurse; -dependențe de ieșire; Paralelismul la nivel de procesor O altă abordare în creșterea performanțelor unui microprocesor este utilizarea mai multor nuclee procesor în aceeași capsulă, fiecare cu memoria sa cache de nivel 1 și 2 și cu memorie cache nivel 3 și memorie principală DRAM comune. Un exemplu
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1090]
-
numărului conductelor de instrucțiuni, limitări ce Țin de interdependențele din program: -dependențe de date; -dependențe procedurale; -conflicte de resurse; -dependențe de ieșire; Paralelismul la nivel de procesor O altă abordare în creșterea performanțelor unui microprocesor este utilizarea mai multor nuclee procesor în aceeași capsulă, fiecare cu memoria sa cache de nivel 1 și 2 și cu memorie cache nivel 3 și memorie principală DRAM comune. Un exemplu de microprocesor cu structură multicore este Intel Core i7. Un procesor similar, dar de la
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1090]
-
mai multor nuclee procesor în aceeași capsulă, fiecare cu memoria sa cache de nivel 1 și 2 și cu memorie cache nivel 3 și memorie principală DRAM comune. Un exemplu de microprocesor cu structură multicore este Intel Core i7. Un procesor similar, dar de la AMD, este Opteron X4 Barcelona. Structuri multiprocesor cu foarte multe unități de execuție sunt procesoarele grafice moderne. În figura 2.18 se prezintă procesorul grafic nVidia Fermi. Modul de utilizare al resurselor este diferit între un procesor
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1090]
-
cu memorie cache nivel 3 și memorie principală DRAM comune. Un exemplu de microprocesor cu structură multicore este Intel Core i7. Un procesor similar, dar de la AMD, este Opteron X4 Barcelona. Structuri multiprocesor cu foarte multe unități de execuție sunt procesoarele grafice moderne. În figura 2.18 se prezintă procesorul grafic nVidia Fermi. Modul de utilizare al resurselor este diferit între un procesor de uz general și un procesor pentru operații grafice: Consumul de energie și mai ales evacuarea căldurii dezvoltate
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1090]
-
comune. Un exemplu de microprocesor cu structură multicore este Intel Core i7. Un procesor similar, dar de la AMD, este Opteron X4 Barcelona. Structuri multiprocesor cu foarte multe unități de execuție sunt procesoarele grafice moderne. În figura 2.18 se prezintă procesorul grafic nVidia Fermi. Modul de utilizare al resurselor este diferit între un procesor de uz general și un procesor pentru operații grafice: Consumul de energie și mai ales evacuarea căldurii dezvoltate reprezintă un factor de limitare a creșterii vitezei de
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1090]
-
procesor similar, dar de la AMD, este Opteron X4 Barcelona. Structuri multiprocesor cu foarte multe unități de execuție sunt procesoarele grafice moderne. În figura 2.18 se prezintă procesorul grafic nVidia Fermi. Modul de utilizare al resurselor este diferit între un procesor de uz general și un procesor pentru operații grafice: Consumul de energie și mai ales evacuarea căldurii dezvoltate reprezintă un factor de limitare a creșterii vitezei de prelucrare a datelor a procesoarelor actuale. Limita de 100-150W putere disipată per procesor
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1090]
-
Opteron X4 Barcelona. Structuri multiprocesor cu foarte multe unități de execuție sunt procesoarele grafice moderne. În figura 2.18 se prezintă procesorul grafic nVidia Fermi. Modul de utilizare al resurselor este diferit între un procesor de uz general și un procesor pentru operații grafice: Consumul de energie și mai ales evacuarea căldurii dezvoltate reprezintă un factor de limitare a creșterii vitezei de prelucrare a datelor a procesoarelor actuale. Limita de 100-150W putere disipată per procesor (fig. 2.20Ă nu se poate
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1090]
-
de utilizare al resurselor este diferit între un procesor de uz general și un procesor pentru operații grafice: Consumul de energie și mai ales evacuarea căldurii dezvoltate reprezintă un factor de limitare a creșterii vitezei de prelucrare a datelor a procesoarelor actuale. Limita de 100-150W putere disipată per procesor (fig. 2.20Ă nu se poate depăși dacă se dorește păstrarea mecanismelor de răcire standard. Pentru exemplificarea tehnicilor de reducere a consumului de energie vom utiliza familia de microcontrolere Texas Instruments MSP430
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1090]
-
procesor de uz general și un procesor pentru operații grafice: Consumul de energie și mai ales evacuarea căldurii dezvoltate reprezintă un factor de limitare a creșterii vitezei de prelucrare a datelor a procesoarelor actuale. Limita de 100-150W putere disipată per procesor (fig. 2.20Ă nu se poate depăși dacă se dorește păstrarea mecanismelor de răcire standard. Pentru exemplificarea tehnicilor de reducere a consumului de energie vom utiliza familia de microcontrolere Texas Instruments MSP430, special proiectată pentru aplicații de consum foarte redus
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1090]
-
necesități: Consum cât mai mic; Viteză de procesare și transferuri de date cât mai rapide; Minimizarea consumului modulelor periferice individuale. Modurile de consum redus LPM0 ... LPM4 se configurează cu ajutorul biților CPUOFF, OSCOFF, SCG0, și SCG1 din registrul de stare al procesorului. Avantajul de a avea acești biți în registrul de stare este că modul de lucru actual este salvat automat în stivă la apariția unei întreruperi și intrarea în rutina de deservire a întreruperii. În jargonul programatorilor care lucrează cu moduri
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1090]
-
a întreruperii. În jargonul programatorilor care lucrează cu moduri de consum redus s-a încetățenit termenul de „sleeping” - adormire pentru starea de consum redus a microcontrolerului, ca și cel de „trezire” wake up - pentru revenirea în modul activ. Modul activ: procesorul, toate generatoarele de tact și modulele periferice activate funcționează. Consumul este de ordinul 300μA. După reset, microcontrolerul MSP430 pornește în modul activ. Orice întrerupere comută automat dispozitivul în acest mod. Consumul poate fi redus prin reducerea tensiunii de alimentare (valoare
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1090]
-
Consumul poate fi redus prin reducerea tensiunii de alimentare (valoare minimă 1.8VĂ și a frecvenței de lucru a oscilatorului DCO (uzual se limitează la circa 1MHză; cu aceste valori limită, consumul în modul activ ajunge chiar la 200μA. LPM0: procesorul și generatorul de tact MCLK sunt dezactivate, dar celelalte oscilatoare SMCLK și ACLK rămân active. Acest mod se utilizează când procesorul nu este necesar dar anumite periferice ce necesită semnal de tact rapid (SMCLK, DCO) trebuie să funcționeze. Consumul acestui
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1090]
-
uzual se limitează la circa 1MHză; cu aceste valori limită, consumul în modul activ ajunge chiar la 200μA. LPM0: procesorul și generatorul de tact MCLK sunt dezactivate, dar celelalte oscilatoare SMCLK și ACLK rămân active. Acest mod se utilizează când procesorul nu este necesar dar anumite periferice ce necesită semnal de tact rapid (SMCLK, DCO) trebuie să funcționeze. Consumul acestui mod e de circa 85μA. LPM3: procesorul și generatoarele de tact MCLK, SMCLK, și DCO sunt dezactivate, doar oscilatorul ACLK cu
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1090]