13,371 matches
-
suprapuneri temporale a acestora pe magistrale). Controlul transferului se poate realiza în mai multe moduri și depinde de cantitatea de date care se transferă în mod regulat. Cel mai simplu mod care poate fi imaginat este cel cu interogare a perifericului: -procesorul interoghează circuitul de interfață prin testarea stării acestuia -după ce primește informația de stare, procesorul determină dacă sunt date disponibile sau dacă datele furnizate anterior perifericului au fost procesate. -dacă este îndeplinită una din cele 2 condiții, atunci procesorul
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
Cel mai simplu mod care poate fi imaginat este cel cu interogare a perifericului: -procesorul interoghează circuitul de interfață prin testarea stării acestuia -după ce primește informația de stare, procesorul determină dacă sunt date disponibile sau dacă datele furnizate anterior perifericului au fost procesate. -dacă este îndeplinită una din cele 2 condiții, atunci procesorul va proceda la citirea unui cuvânt de tip dată din periferic sau va transmite o nouă dată către acesta. Procesul în sine este mult mai complex, implicând
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
ce primește informația de stare, procesorul determină dacă sunt date disponibile sau dacă datele furnizate anterior perifericului au fost procesate. -dacă este îndeplinită una din cele 2 condiții, atunci procesorul va proceda la citirea unui cuvânt de tip dată din periferic sau va transmite o nouă dată către acesta. Procesul în sine este mult mai complex, implicând mai multe operații pe magistrale, deci un timp de partajare mai îndelungat. Atunci când perifericul este mai lent, durata de ocuparea a magistralelor este mai
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
va proceda la citirea unui cuvânt de tip dată din periferic sau va transmite o nouă dată către acesta. Procesul în sine este mult mai complex, implicând mai multe operații pe magistrale, deci un timp de partajare mai îndelungat. Atunci când perifericul este mai lent, durata de ocuparea a magistralelor este mai mare (mai mare decât atunci când este accesată o locație de memorie) și poate fi extinsă prin semnale specifice (Busy, Wait). În condițiile activării unui astfel de semnal, procesorul nu trece
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
poate fi extinsă prin semnale specifice (Busy, Wait). În condițiile activării unui astfel de semnal, procesorul nu trece la operația următoare ci prelungește starea curentă până la dezactivarea sa. Pe baza comenzilor primite de la procesor, circuitul de interfață trebuie să transmită perifericului ce are de făcut, sau atunci când este anunțat de către periferic despre un eveniment (data disponibilă, eroare) să transmită informația procesorului. Asigurarea unui tampon de date între perifericul lent și procesor este o funcție deosebit de importantă. Datorită faptului că rata de
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
activării unui astfel de semnal, procesorul nu trece la operația următoare ci prelungește starea curentă până la dezactivarea sa. Pe baza comenzilor primite de la procesor, circuitul de interfață trebuie să transmită perifericului ce are de făcut, sau atunci când este anunțat de către periferic despre un eveniment (data disponibilă, eroare) să transmită informația procesorului. Asigurarea unui tampon de date între perifericul lent și procesor este o funcție deosebit de importantă. Datorită faptului că rata de lucru a procesorului este ridicată (frecvența de tact), iar cea
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
sa. Pe baza comenzilor primite de la procesor, circuitul de interfață trebuie să transmită perifericului ce are de făcut, sau atunci când este anunțat de către periferic despre un eveniment (data disponibilă, eroare) să transmită informația procesorului. Asigurarea unui tampon de date între perifericul lent și procesor este o funcție deosebit de importantă. Datorită faptului că rata de lucru a procesorului este ridicată (frecvența de tact), iar cea a perifericelor este cu câteva ordine de mărime mai mică și în plus existența unor conexiuni lungi
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
un eveniment (data disponibilă, eroare) să transmită informația procesorului. Asigurarea unui tampon de date între perifericul lent și procesor este o funcție deosebit de importantă. Datorită faptului că rata de lucru a procesorului este ridicată (frecvența de tact), iar cea a perifericelor este cu câteva ordine de mărime mai mică și în plus existența unor conexiuni lungi lungește timpul de acces, nu este economic încetinirea sau întârzierea procesorului pentru fiecare operație cu perifericele. Existența la nivelul circuitului de interfață a unei memorii
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
procesorului este ridicată (frecvența de tact), iar cea a perifericelor este cu câteva ordine de mărime mai mică și în plus existența unor conexiuni lungi lungește timpul de acces, nu este economic încetinirea sau întârzierea procesorului pentru fiecare operație cu perifericele. Existența la nivelul circuitului de interfață a unei memorii locale permite reținerea datelor temporar până sunt citite de către procesor sau până sunt transmise către periferic. Transferul datelor pe cabluri lungi, sau existența unor sisteme electromecanice presupun și apariția unor erori
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
lungește timpul de acces, nu este economic încetinirea sau întârzierea procesorului pentru fiecare operație cu perifericele. Existența la nivelul circuitului de interfață a unei memorii locale permite reținerea datelor temporar până sunt citite de către procesor sau până sunt transmise către periferic. Transferul datelor pe cabluri lungi, sau existența unor sisteme electromecanice presupun și apariția unor erori. Erorile pot fi fatale (necorectabile) sau corectabile. În primul caz singurele în măsură să trateze aceste erori sunt programele specifice pe care le rulează procesorul
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
și eventual cu dispozitive I/O locale de mare viteză, un al doilea nivel ceva mai lent realizează legătura cu memoria principală și cu dispozitive I/ O de viteză, iar al treilea nivel și mai lent realizează interfațarea cu dispozitivele periferice mai lente și nivelul cel mai lent care realizează legătura cu perifericele cele mai lente. Magistrala internă asigură transferul datelor între cele 2 nivele astfel încât transferul mai lent de la nivelul extensie să nu încetinească transferul la nivelul magistralei de memorie
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
doilea nivel ceva mai lent realizează legătura cu memoria principală și cu dispozitive I/ O de viteză, iar al treilea nivel și mai lent realizează interfațarea cu dispozitivele periferice mai lente și nivelul cel mai lent care realizează legătura cu perifericele cele mai lente. Magistrala internă asigură transferul datelor între cele 2 nivele astfel încât transferul mai lent de la nivelul extensie să nu încetinească transferul la nivelul magistralei de memorie. De altfel și volumul de date vehiculat pe magistrala de memorie este
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
transferul la nivelul magistralei de memorie. De altfel și volumul de date vehiculat pe magistrala de memorie este sensibil mai mare decât cel de la nivelul magistralei extensie, deci operațiile de scriere și citire sunt mai multe. La nivelul extensie găsim perifericele rapide (USB, SATA, Ethernet). Aici putem vorbi de transferuri de blocuri de date între periferic și memoria principală, adică transferul se face în șarje, dar cu viteze inferioare magistralei de memorie. De la acest nivel, o punte super I/ O realizează
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
de memorie este sensibil mai mare decât cel de la nivelul magistralei extensie, deci operațiile de scriere și citire sunt mai multe. La nivelul extensie găsim perifericele rapide (USB, SATA, Ethernet). Aici putem vorbi de transferuri de blocuri de date între periferic și memoria principală, adică transferul se face în șarje, dar cu viteze inferioare magistralei de memorie. De la acest nivel, o punte super I/ O realizează o adaptare către cea mai lentă magistrală, la care sunt conectate cele mai lente periferice
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
periferic și memoria principală, adică transferul se face în șarje, dar cu viteze inferioare magistralei de memorie. De la acest nivel, o punte super I/ O realizează o adaptare către cea mai lentă magistrală, la care sunt conectate cele mai lente periferice (porturile serial și paralel, tastatura și mouse-ul. Aici datele sunt transferate atât de lent încât tranferul unui octet la acest nivel presupune sute de transferuri la nivelul superior și mii de instrucțiuni executate la nivelul procesorului (mii de cicluri de
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
stările de așteptare pot fi introduse de către procesor (spațiu separat pentru I/ O) sau sunt introduse de către dispozitiv (spațiu comun cu memoria). 7.3. Structura circuitelor de interfață Deși acest tip de circuite diferă mult datorită tipului și numărului de periferice ce le pot controla, o schema bloc generalizată a unui circuit de interfață poate avea o structură ca în figura 7.3. Magistrală de date Registru de stare/control Logică de interfațare cu procesorul Logică de interfațare cu perifericul Logică
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
de periferice ce le pot controla, o schema bloc generalizată a unui circuit de interfață poate avea o structură ca în figura 7.3. Magistrală de date Registru de stare/control Logică de interfațare cu procesorul Logică de interfațare cu perifericul Logică de interfațare cu perifericul Magistrală de adrese Magistrală de control Date Stări Stări Date Comenzi Comenzi Registru de date .. . Fig. 7.3. Structura tipică a unui circuit de interfață Circuitul de interfață este conectat la sistem prin intermediul magistralelor (semnalelor
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
controla, o schema bloc generalizată a unui circuit de interfață poate avea o structură ca în figura 7.3. Magistrală de date Registru de stare/control Logică de interfațare cu procesorul Logică de interfațare cu perifericul Logică de interfațare cu perifericul Magistrală de adrese Magistrală de control Date Stări Stări Date Comenzi Comenzi Registru de date .. . Fig. 7.3. Structura tipică a unui circuit de interfață Circuitul de interfață este conectat la sistem prin intermediul magistralelor (semnalelor existente pe liniile magistralelor). Datele
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
de date. Tot la liniile date este conectat și Registrul de stare. Registrul de configurare/control primește comenzi de la procesor și/sau cuvinte de configurare. Uneori pot exista mai mulți astfel de regiștri dacă circuitul de interfață comandă mai multe periferice. Alteori registrul de comandă este situat la aceeași adresă cu cel de configurare, primul octet scris la adresa acestuia fiind memorat în registrul de configurare, următorii octeți fiind memorați în registrul de comandă. Registrul de date stochează temporar un cuvânt ce
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
de comandă este situat la aceeași adresă cu cel de configurare, primul octet scris la adresa acestuia fiind memorat în registrul de configurare, următorii octeți fiind memorați în registrul de comandă. Registrul de date stochează temporar un cuvânt ce trebuie transmis perifericului, sau un octet ce este primit de la periferic. Deoarece adresarea se face folosind semnalele de scriere (WR), respectiv citire (RD), cei doi regiștri sunt adesea situați la aceeași adresă fizică, operația de scriere determină accesul la registrul de date de
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
cel de configurare, primul octet scris la adresa acestuia fiind memorat în registrul de configurare, următorii octeți fiind memorați în registrul de comandă. Registrul de date stochează temporar un cuvânt ce trebuie transmis perifericului, sau un octet ce este primit de la periferic. Deoarece adresarea se face folosind semnalele de scriere (WR), respectiv citire (RD), cei doi regiștri sunt adesea situați la aceeași adresă fizică, operația de scriere determină accesul la registrul de date de ieșire, iar operația de citire accesul la registrul
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
la registrul de date de ieșire, iar operația de citire accesul la registrul de date de intrare. În mod similar la aceeași adresă cu registrul de comandă este adesea situat registrul de stare. Registrul de stare conține informații despre starea perifericului dar și despre starea circuitului de interfață. Astfel de informații se referă la faptul că data a fost transmisă/citită, a apărut o eroare la transmisie/recepție, etc. În funcție de numărul de regiștri circuitul de interfață poate ocupa una sau mai
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
adrese. Pentru a putea fi adresat există o logică de interfațare cu procesorul. Pe baza semnalelor de pe magistrală, aceasta recunoaște când este adresat circuitul (decodificator de adresă) și comandă registrul corespunzător. La extrema cealaltă există o logică de interfațare cu perifericul. Aceasta diferă de la periferic la periferic, de acesta lucru depinzând și complexitatea sa. Operațiile executate de aceste blocuri sunt de regulă ascunse procesorului (sincronizarea datelor, formatul lor, acționări electromecanice). Un modul I/ O ce are un circuit de interfață de
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
fi adresat există o logică de interfațare cu procesorul. Pe baza semnalelor de pe magistrală, aceasta recunoaște când este adresat circuitul (decodificator de adresă) și comandă registrul corespunzător. La extrema cealaltă există o logică de interfațare cu perifericul. Aceasta diferă de la periferic la periferic, de acesta lucru depinzând și complexitatea sa. Operațiile executate de aceste blocuri sunt de regulă ascunse procesorului (sincronizarea datelor, formatul lor, acționări electromecanice). Un modul I/ O ce are un circuit de interfață de nivel înalt cu procesorul
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
există o logică de interfațare cu procesorul. Pe baza semnalelor de pe magistrală, aceasta recunoaște când este adresat circuitul (decodificator de adresă) și comandă registrul corespunzător. La extrema cealaltă există o logică de interfațare cu perifericul. Aceasta diferă de la periferic la periferic, de acesta lucru depinzând și complexitatea sa. Operațiile executate de aceste blocuri sunt de regulă ascunse procesorului (sincronizarea datelor, formatul lor, acționări electromecanice). Un modul I/ O ce are un circuit de interfață de nivel înalt cu procesorul este numit
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]