160,031 matches
-
de date este obținută din liniile portului P0. Pentru a face deosebirea între adresă și date, liniile portului P0 sunt multiplexate în timp. MCS-51 are patru tipuri distincte de memorie - "RAM intern", "registre de uz special", "memorie program" și "memorie externă de date". Memoria RAM internă (IRAM) este localizată de la adresa 0 la adresa 0xFF, avand o capacitate de 256 octeti. IRAM-ul de la 0x00 la 0x7F (primii 128 octeti) poate fi "accesat direct", iar biții de la 0x20 la 0x2F sunt de
Intel MCS-51 () [Corola-website/Science/320976_a_322305]
-
folosesc memorie flash on-chip și oferă o metodă de reprogramare a memoriei. Pe lângă stocarea codului, memoria program poate stoca și tabele de constante ce pot fi accesate prin MOVC A, @DPTR, folosind registrul de uz special @DPTR. Memoria de date externă (XRAM) de asemenea începe la adresa 0. Poate fi on- sau off-chip; ceea ce o face "externă" este că trebuie accesată folosind instrucțiunea MOVX "(Move eXternal)". Multe variante ale 8051 includ standardul de 256 bytes de IRAM plus câțiva KB de XRAM
Intel MCS-51 () [Corola-website/Science/320976_a_322305]
-
memoria program poate stoca și tabele de constante ce pot fi accesate prin MOVC A, @DPTR, folosind registrul de uz special @DPTR. Memoria de date externă (XRAM) de asemenea începe la adresa 0. Poate fi on- sau off-chip; ceea ce o face "externă" este că trebuie accesată folosind instrucțiunea MOVX "(Move eXternal)". Multe variante ale 8051 includ standardul de 256 bytes de IRAM plus câțiva KB de XRAM pe chip. Dacă mai multă memorie XRAM este necesară unei aplicații, XRAM-ul intern poate
Intel MCS-51 () [Corola-website/Science/320976_a_322305]
-
ale 8051 includ standardul de 256 bytes de IRAM plus câțiva KB de XRAM pe chip. Dacă mai multă memorie XRAM este necesară unei aplicații, XRAM-ul intern poate fi dezactivat, iar toate instrucțiunile XRAM vor fi descărcate de pe magistrala externă. Circuitul standard realizat în capsulă DIL prezintă 40 pini. Dintre aceștia, doi pini sunt rezervați tensiunii de alimentare (+5V și masă). Controlerul conține 4 porturi paralele de câte 8 biți fiecare, ce pot fi folosite pentru generarea și, respectiv, receptarea
Intel MCS-51 () [Corola-website/Science/320976_a_322305]
-
folosite pentru generarea și, respectiv, receptarea semnalelor digitale (notate P0, P1, P2, P3). Funcție de modul de lucru în care lucrează, aceste porturi se pot configura și pot avea mai multe situații de lucru. Astfel, dacă se lucrează cu memorie ROM externă, 2 dintre aceste porturi se constituie în linii ce formează magistralele de adrese și de date. Portul P0 generează, multiplexat în timp, partea cea mai puțin semnificativă a informației de adresă (A0-A7) și, respectiv, gestionează magistrala de date (D0- D7
Intel MCS-51 () [Corola-website/Science/320976_a_322305]
-
porturilor sunt "Pi.j", cu i = 0, .., 3, iar j = 0, ..., 7. Atunci când formează "magistrala de adrese" și date, liniile portului P0 mai sunt notate "AD0- AD7", iar liniile lui P2 au denumirea "A8-A15". Când nu se lucrează cu magistralele externe, cele 2 porturi P0 și P2 se pot folosi ca porturi de tip paralel. În această situație se atrage atenția asupra faptului că liniile portului P0 sunt de tipul "“open drain”", fiind necesară plasarea în exterior de rezistențe către sursa
Intel MCS-51 () [Corola-website/Science/320976_a_322305]
-
locale, acest port poate să lucreze ca un port de tip paralel, liniile asigurând generarea și preluarea de semnale digitale. Corespondența liniilor portului 3 cu liniile circuitelor I/ O interne este următoarea: "EA" - External Address. Când se lucrează cu magistrale externe, acest pin se conectează la "0"- logic. Când se folosește memoria ROM internă, pinul se leagă la "1”- logic. În această situație, la adresarea ROM-ul intern de 4K, controlerul generează adrese din gama 0000h-0FFFh și nu se emit semnale
Intel MCS-51 () [Corola-website/Science/320976_a_322305]
-
se conectează la "0"- logic. Când se folosește memoria ROM internă, pinul se leagă la "1”- logic. În această situație, la adresarea ROM-ul intern de 4K, controlerul generează adrese din gama 0000h-0FFFh și nu se emit semnale pe magistralele externe (P0 și P2 putând fi folosite ca porturi paralele). Există posibilitatea folosirii în completare, a unei memorii ROM externe, dar care va fi selectată și adresată începând cu adresa 1000h (P0 și P2 încetând să mai poată fi folosite ca
Intel MCS-51 () [Corola-website/Science/320976_a_322305]
-
situație, la adresarea ROM-ul intern de 4K, controlerul generează adrese din gama 0000h-0FFFh și nu se emit semnale pe magistralele externe (P0 și P2 putând fi folosite ca porturi paralele). Există posibilitatea folosirii în completare, a unei memorii ROM externe, dar care va fi selectată și adresată începând cu adresa 1000h (P0 și P2 încetând să mai poată fi folosite ca porturi paralele). "ALE" - Address Latch Enable. Semnalul este folosit pentru demultiplexarea externă a informațiilor emise pe portul P0. Astfel
Intel MCS-51 () [Corola-website/Science/320976_a_322305]
-
folosirii în completare, a unei memorii ROM externe, dar care va fi selectată și adresată începând cu adresa 1000h (P0 și P2 încetând să mai poată fi folosite ca porturi paralele). "ALE" - Address Latch Enable. Semnalul este folosit pentru demultiplexarea externă a informațiilor emise pe portul P0. Astfel, semnalul este folosit în vederea memorării în latch-ul extern 74HCT573, a părții mai puțin semnificative a adresei A0-A7 emisă pe liniile acestuia. Semnalul este activ "1" logic. "PSEL" - Program SELect. Este semnalul prin care
Intel MCS-51 () [Corola-website/Science/320976_a_322305]
-
începând cu adresa 1000h (P0 și P2 încetând să mai poată fi folosite ca porturi paralele). "ALE" - Address Latch Enable. Semnalul este folosit pentru demultiplexarea externă a informațiilor emise pe portul P0. Astfel, semnalul este folosit în vederea memorării în latch-ul extern 74HCT573, a părții mai puțin semnificative a adresei A0-A7 emisă pe liniile acestuia. Semnalul este activ "1" logic. "PSEL" - Program SELect. Este semnalul prin care se face activarea memoriei de programe atunci când controlerul realizează extragerea codurilor instrucțiunilor. Dacă se lucrează
Intel MCS-51 () [Corola-website/Science/320976_a_322305]
-
caz, pinul este intrare având notația PROG "(Programming)". "RESET" - Semnal pentru inițializarea controlerului, activ “0”- logic. "XTAL1, XTAL2" - Pini pe care se conectează în exterior cristalul de cuarț în ritmul căruia lucrează oscilatorul local. Se poate lucra și cu oscilator extern, semnalul respectiv aplicându-se pe XTAL1. În acest caz, XTAL2 amplifică semnalul în vederea folosirii de către alte circuite din respectivul microsistem care au nevoie de un astfel de semnal. Varianta standard de μC 8051 lucrează cu un cristal de cuarț de
Intel MCS-51 () [Corola-website/Science/320976_a_322305]
-
este transferat în acumulator. ADD A, direct - adună conținutul memoriei interne de la adresa direct cu acumulatorul. Instrucțiunea specifică un registru care conține adresa operandului. Prin acest mod de adresare poate fi accesat atât memoria de date internă cât și cea externă, astfel: - adresare pe 8 biți cu ajutorul registrelor R0 și R1 sau al pointerului de stivă ex: MOV A,@R0 - conținutul locației de memorie internă de la adresa dată de registrul R0 este transferată în acumulator - adresare pe 16 biți utilizând registrul
Intel MCS-51 () [Corola-website/Science/320976_a_322305]
-
al pointerului de stivă ex: MOV A,@R0 - conținutul locației de memorie internă de la adresa dată de registrul R0 este transferată în acumulator - adresare pe 16 biți utilizând registrul DPTR ex: MOVX A,@DPTR - conținutul locației de memorie de date externă de la adresa din registrul DPTR este transferată în acumulator Anumite instrucțiuni specifică anumite registre. De exemplu, anumite instrucțiuni operează cu acumulatorul sau DPTR, deci nu este nevoie de o adresa pentru a le accesa. Opcod-ul instrucțiunii conține toate informațiile necesare
Intel MCS-51 () [Corola-website/Science/320976_a_322305]
-
centrale a calculatorului. 8048 și derivații săi sunt folosiți și astăzi pentru modele de bază de tastaturi. 8031 a fost versiune a originalului Intel 8051 care nu conținea memorie program internă (ROM). Pentru a folosi acest chip, trebuia adăugată memorie externă ROM, conținând programul pe care 8031 urma să-l execute. 8052 a fost o versiune îmbunătățită a originalului 8051 care avea 256 bytes de memorie internă RAM în loc de 128 bytes, 8 KB de ROM în loc de 4 KB și un al
Intel MCS-51 () [Corola-website/Science/320976_a_322305]
-
5 și 6 pentru operațiile de lucru cu memoria program. Acest bit funcționează ca și bitul EBEN în timpul operațiilor de lucru cu memoria program, dar suportă și porturile 5 și 6. ~EPSEN este pinul de comandă a citirii din memoria externă pentru porturile 5 și 6. El este activat de două ori în cadrul fiecărui ciclu mașină, exceptând cazurile în care se realizează o operație de lucru cu memoria externă prin porturile 0 și 2. În acest caz, atunci când memoria de date
Intel 8xC152 () [Corola-website/Science/320994_a_322323]
-
5 și 6. ~EPSEN este pinul de comandă a citirii din memoria externă pentru porturile 5 și 6. El este activat de două ori în cadrul fiecărui ciclu mașină, exceptând cazurile în care se realizează o operație de lucru cu memoria externă prin porturile 0 și 2. În acest caz, atunci când memoria de date este accesată a doua oară, a doua activare a pinului ~EPSEN nu mai are loc, același lucru întâmplându-se și dacă se folosește pinul ~PSEN. Atunci când EBEN este
Intel 8xC152 () [Corola-website/Science/320994_a_322323]
-
8 biți "high" ai adresei pot fi folosiți pe portul 6, iar cei "low" pe portul 5. Apoi codul operației este citit pe portul 5. Temporizarea este aceeași ca la porturile 0 și 2 pentru operațiile de lucru cu memoria externă.
Intel 8xC152 () [Corola-website/Science/320994_a_322323]
-
trebuie executat este separat fizic de memoria dedicată datelor. În acest fel memoria de cod este protejată împotriva susprascrierilor intenționate sau întâmplătoare. Pentru memorie există un spațiu de 32 de KB pe chip ce pot fi extinși cu 64 KB externi. Pentru interfațare cu o memorie flash externă este nevoie folosirea magistralelor de date și adrese externe. Magistrala de date este "ascunsă" de portul P0 pe când magistrala de adrese este formată în partea inferioară de portul P0 și în partea superioară
Atmel AT89C51AC2 () [Corola-website/Science/321003_a_322332]
-
dedicată datelor. În acest fel memoria de cod este protejată împotriva susprascrierilor intenționate sau întâmplătoare. Pentru memorie există un spațiu de 32 de KB pe chip ce pot fi extinși cu 64 KB externi. Pentru interfațare cu o memorie flash externă este nevoie folosirea magistralelor de date și adrese externe. Magistrala de date este "ascunsă" de portul P0 pe când magistrala de adrese este formată în partea inferioară de portul P0 și în partea superioară de portul P2. Convertorul încorporat în AT89C51AC2
Atmel AT89C51AC2 () [Corola-website/Science/321003_a_322332]
-
protejată împotriva susprascrierilor intenționate sau întâmplătoare. Pentru memorie există un spațiu de 32 de KB pe chip ce pot fi extinși cu 64 KB externi. Pentru interfațare cu o memorie flash externă este nevoie folosirea magistralelor de date și adrese externe. Magistrala de date este "ascunsă" de portul P0 pe când magistrala de adrese este formată în partea inferioară de portul P0 și în partea superioară de portul P2. Convertorul încorporat în AT89C51AC2 are o precizie pe 10 biți și poate folosi
Atmel AT89C51AC2 () [Corola-website/Science/321003_a_322332]
-
marile victorii împotriva perșilor se credea îndreptățită să devină și hegemonul întregii elenități. Cu toate acestea, conservatorismul rigid al formei de guvernământ, necorespunzător cu schimbările intervenite în alte cetăți stat, neacceptarea oricărui tip de reformă, lipsa de inițiativă pe plan extern au făcut din Sparta o cetate stat care nu mergea în pas cu vremea și ca atare, improprie să devină conducătoarea unei mari uniuni panelenice. Istoria Greciei între perioada care a urmat cuceririi Sestosului și începutul războiului peloponesiac, de unde Tucidide
Grecia clasică () [Corola-website/Science/320929_a_322258]
-
Atenienii au jurat că nu vor mai repetă greșelile din secolul trecut, că nu vor mai cere tribut, că nu vor mai impune cleruchi sau garnizoane, nu vor dispune de fondurile comune, nu vor mai lua singuri decizii pe politică externă. Liga își constituie un sunedrion prin care atenienii nu fac parte, angajându-se să respecte solemn deciziile. Reforma fiscală internă instituită de Callistros din Aphidna instituie impozitul de război-eisphora, și organizează circumscritii prin impozitare- summoriai, care îi cuprind pe toți
Grecia clasică () [Corola-website/Science/320929_a_322258]
-
coacționar minoritar al companiei, prin achiziționarea unui pachet de 10% din acțiuni. Compania are sediul central în Cluj-Napoca și birouri regionale operaționale în București, Iași și Timișoara. Compania are peste 13 ani experiență în dezvoltarea de soluții software pentru piața externă folosind tehnologii diverse: Mobile (S60, QT, iPhone, Android, Blackberry, Windows Phone 7), Java, Microsoft, PHP, Embedded. În anul 2011 AROBS și-a extins activitatea și pe piețele internaționale, deschizând filiale la Budapesta și Chișinău. Produse pentru piața internă: Număr de
Arobs Transilvania Software () [Corola-website/Science/315283_a_316612]
-
la un iscusit joc diplomatic, bazat pe alianțe încheiate cu alte state occidentale, basileul a reușit să-l împiedice pe acest dușman înverșunat al Bizanțului să întreprindă atacuri. Începând cu anii 30, Ioan a deplasat centrul de greutate al politicii externe a Bizanțului în Asia Mică. Folosind tactica tatălui său, el a împins treptat granița cu selgiucizii spre est și spre sud. Împăratul a recucerit de la turci cetățile, importante sub raport strategic, Kastamuni și Gangrai (1133), a zdrobit milițiile sultanului de
Ioan al II-lea Comnenul () [Corola-website/Science/315281_a_316610]