2,198 matches
-
această frecvență. În consecință, dezvoltatorii de arhitecturi de sisteme de calcul încearcă să folosească paralelismul (capacitatea de a face două sau mai multe lucruri în același timpă pentru creșterea performanțelor în condițiile în care se păstrează constantă frecvența semnalului de tact (creștere intensivă a performanțeloră. Există două forme generale de paralelism - paralelism la nivel de instrucțiune (Instruction Level Parallelism ILPĂ și la nivel de procesor (Processor Level Parallelism PLPĂ. În primul caz paralelismul instrucțiunile sunt pipeline Pipelining este o tehnică extrem de
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
furnizate la intrările ALU și căii de date. Write - scrierea rezultatului operației efectuate de ALU în registre sau memorie. Acești pași sunt interdependenți și se execută serial în ordinea indicată. Fără mecanismul de pipelining ar fi necesare trei perioade de tact per instrucțiune, dar procesul poate fi modificat pentru a acomoda o structură pipeline conform figurii 2.9. Capitolul 2 Unitatea centrală de prelucrare a sistemelor embedded Construcția și tehnologia sistemelor embedded 35 Figura 2.9 Implementarea tehnicii pipeline pentru execuția
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
tehnologia sistemelor embedded 35 Figura 2.9 Implementarea tehnicii pipeline pentru execuția instrucțiunilor unui procesor Evoluția temporală a instrucțiunilor din pipeline este evidențiată în figura 2.10. Figura 2.10 Evoluția temporală a instrucțiunilor din pipeline La fiecare ciclu de tact se execută o instrucțiune, astfel că factorul maxim de accelerare față de procesul de execuție serială a instrucțiunilor este N pentru pipeline de instrucțiuni cu N nivele. La pornirea programului, în pipeline nu se află nimic, iar prima instrucțiune este complet
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
de execuție serială a instrucțiunilor este N pentru pipeline de instrucțiuni cu N nivele. La pornirea programului, în pipeline nu se află nimic, iar prima instrucțiune este complet executată după parcurgerea tuturor etapelor din pipeline, deci după N perioade de tact. Aceasta este latența procesului. Utilizarea salturilor condiționate în programe modifică secvența de instrucțiuni și este greu de prezis din primele faze de execuție a instrucțiunii de salt care vor fi instrucțiunile ce vor fi executate ulterior. Dacă secvența de instrucțiuni
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
ale execuției instrucțiunilor corespund blocurilor indicate. Figura 2.11 Microarhitectura procesorului AMD Opteron X4 Barcelona Nucleul ARM Cortex A9 dispune de asemenea de o structură pipeline complexă pe 11 niveluri pentru execuția instrucțiunilor care asigură frecvențe ridicate ale semnalului de tact și performanțe superioare de procesare a datelor. Capitolul 2 Unitatea centrală de prelucrare a sistemelor embedded Construcția și tehnologia sistemelor embedded 37 Figura 2.12 Conducta de instrucțiuni la nucleul ARM Cortex A9 Utilizarea mecanismului pipeline permite realizarea paralelismului la
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
de ansamblu a unui procesor superscalar cu trei conducte de instrucțiuni ce operează asupra a trei căi de date Figura 2.14 Procesor superscalar cu trei conducte de instrucțiuni Se permite astfel execuția a până la trei instrucțiuni pe ciclu de tact. Capitolul 2 Unitatea centrală de prelucrare a sistemelor embedded Construcția și tehnologia sistemelor embedded 39 Arhitectura superscalară asigură astfel rate de execuție a instrucțiunilor mai mari decât frecvența semnalului de tact. Toate procesoarele moderne de înaltă performanță au arhitectură superscalară
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
astfel execuția a până la trei instrucțiuni pe ciclu de tact. Capitolul 2 Unitatea centrală de prelucrare a sistemelor embedded Construcția și tehnologia sistemelor embedded 39 Arhitectura superscalară asigură astfel rate de execuție a instrucțiunilor mai mari decât frecvența semnalului de tact. Toate procesoarele moderne de înaltă performanță au arhitectură superscalară. Deosebirea între arhitectura VLIW și cea superscalară rezidă în modul de planificare și lansare în execuție a instrucțiunilor. La procesoarele VLIW compilatorul este responsabil de aceste funcțiuni, la procesoarele superscalare chiar
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
procesor (fig. 2.20Ă nu se poate depăși dacă se dorește păstrarea mecanismelor de răcire standard. Capitolul 2 Unitatea centrală de prelucrare a sistemelor embedded Construcția și tehnologia sistemelor embedded 42 Figura 2.20 Evoluția consumului și a frecvenței de tact la procesoarele Intel Pentru exemplificarea tehnicilor de reducere a consumului de energie vom utiliza familia de microcontrolere Texas Instruments MSP430, special proiectată pentru aplicații de consum foarte redus. Aceste microcontrolere utilizează diferite moduri de operare, de consum din ce în ce mai redus, după cum
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
pentru starea de Capitolul 2 Unitatea centrală de prelucrare a sistemelor embedded Construcția și tehnologia sistemelor embedded 43 consum redus a microcontrolerului, ca și cel de „trezire” wake up - pentru revenirea în modul activ. Modul activ: procesorul, toate generatoarele de tact și modulele periferice activate funcționează. Consumul este de ordinul 300μA. După reset, microcontrolerul MSP430 pornește în modul activ. Orice întrerupere comută automat dispozitivul în acest mod. Consumul poate fi redus prin reducerea tensiunii de alimentare (valoare minimă 1.8VĂ și
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
prin reducerea tensiunii de alimentare (valoare minimă 1.8VĂ și a frecvenței de lucru a oscilatorului DCO (uzual se limitează la circa 1MHză; cu aceste valori limită, consumul în modul activ ajunge chiar la 200μA. LPM0: procesorul și generatorul de tact MCLK sunt dezactivate, dar celelalte oscilatoare SMCLK și ACLK rămân active. Acest mod se utilizează când procesorul nu este necesar dar anumite periferice ce necesită semnal de tact rapid (SMCLK, DCOĂ trebuie să funcționeze. Consumul acestui mod e de circa
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
în modul activ ajunge chiar la 200μA. LPM0: procesorul și generatorul de tact MCLK sunt dezactivate, dar celelalte oscilatoare SMCLK și ACLK rămân active. Acest mod se utilizează când procesorul nu este necesar dar anumite periferice ce necesită semnal de tact rapid (SMCLK, DCOĂ trebuie să funcționeze. Consumul acestui mod e de circa 85μA. LPM3: procesorul și generatoarele de tact MCLK, SMCLK, și DCO sunt dezactivate, doar oscilatorul ACLK cu cristal de cuarț de 32768Hz și perifericele bazate pe acest semnal
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
SMCLK și ACLK rămân active. Acest mod se utilizează când procesorul nu este necesar dar anumite periferice ce necesită semnal de tact rapid (SMCLK, DCOĂ trebuie să funcționeze. Consumul acestui mod e de circa 85μA. LPM3: procesorul și generatoarele de tact MCLK, SMCLK, și DCO sunt dezactivate, doar oscilatorul ACLK cu cristal de cuarț de 32768Hz și perifericele bazate pe acest semnal de tact rămân active. Acesta este modul de consum redus standard recomandat de Texas Instruments pentru minimizarea consumului aplicației
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
SMCLK, DCOĂ trebuie să funcționeze. Consumul acestui mod e de circa 85μA. LPM3: procesorul și generatoarele de tact MCLK, SMCLK, și DCO sunt dezactivate, doar oscilatorul ACLK cu cristal de cuarț de 32768Hz și perifericele bazate pe acest semnal de tact rămân active. Acesta este modul de consum redus standard recomandat de Texas Instruments pentru minimizarea consumului aplicației, iar microcontrolerul este capabil să se trezească singur la intervale regulate. Consumul acestui mod este de circa 1μA dar poate fi redus la
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
capabil să se trezească singur la intervale regulate. Consumul acestui mod este de circa 1μA dar poate fi redus la 500nA dacă se utilizează oscilatorul RC integrat VLO (doar la microcontrolerele mai noi și doar dacă nu este necesar un tact precisă. LPM4: procesorul și toate generatoarele de tact sunt dezactivate, microcontrolerul poate fi trezit din această stare doar de către un semnal extern, reset sau întrerupere nemascabilă. Modul acesta se mai numește „RAM retention” pentru că păstrează conținutul memoriei și al registrelor
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
Consumul acestui mod este de circa 1μA dar poate fi redus la 500nA dacă se utilizează oscilatorul RC integrat VLO (doar la microcontrolerele mai noi și doar dacă nu este necesar un tact precisă. LPM4: procesorul și toate generatoarele de tact sunt dezactivate, microcontrolerul poate fi trezit din această stare doar de către un semnal extern, reset sau întrerupere nemascabilă. Modul acesta se mai numește „RAM retention” pentru că păstrează conținutul memoriei și al registrelor de lucru. Consumul este minim în acest caz
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
numește „RAM retention” pentru că păstrează conținutul memoriei și al registrelor de lucru. Consumul este minim în acest caz, circa 100nA. Pentru a beneficia de modurile de consum redus, lucrul cu întreruperi este obligatoriu. Perifericele care funcționează cu un semnal de tact dezactivat de modul de consum redus sunt automat dezactivate și nu pot genera întreruperi. Creșterea gradului de miniaturizare Pe lângă reducerea consumului de energie, o tendință importantă a sistemelor embedded, în special a dispozitivelor mobile, este reducerea dimensiunilor. O soluție este
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
unui sistem ARM920TDMI tipic sunt: Proces tehnologic de fabricație de 0.25 microni, 4 straturi metalice; Transistoare echivalente 2,500,000; Viteză de calcul 220 MIPS; Arie siliciu 23-25 mm2; Putere disipată 560 mW; Alimentare Vdd 2.5V; Frecvență de tact 0-200 MHz; Eficiență energetică 390 MIPS/W; Standardul AMBA definește modul de conectare al procesorului cu celelalte module integrate în cip și precizează posibilitatea utilizării a trei tipuri de magistrale, în funcție de nivelul de performanță cerut conexiunii: Advanced High-performance Bus (AHBĂ
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
relativ depășită, mai ales la circuitul 8051 standard. Din caracteristicile circuitului 8051 pot fi menționate: 256 bytes memorie RAM pentru date maxim 32Kbytes ROM pentru program posibilitatea accesării memoriei externe (maxim 64KĂ 2 module timer temporizator/numărător 12 cicli de tact per instrucțiune 4 porturi pe 8 biți interfață serială full-duplex compatibilitate la nivel de instrucțiuni cu microprocesorul Intel 8085 în funcție de producător pot exista versiuni cu memorie flash Figura 2.44 Structura internă a microcontrolerului Intel 8051 Microcontrolerele 8051 permit extinderea
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
Discrepanța între performanțele CPU și memorie e ilustrată în fig. 3.2. Figura 3.2 Discrepanța între performanțele procesorului și ale memoriei Capitolul 3 Memoria sistemelor embedded Construcția și tehnologia sistemelor embedded 72 Cum procesoarele moderne rulează la frecvențe de tact de ordinul GHz și necesită cantități mari de date, acestea pot fi asigurate doar prin utilizarea memoriei cache. Figura 3.3 Nivelele structurii ierarhizate a memoriei unui sistem de calcul Pe măsură ce ne îndepărtăm de procesor, nivelele de memorie au viteză
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
3.16: Figura 3.6 Operații de scriere și citire în/din memoria SRAM SDRAM (Synchronous DRAMĂ Memoria DRAM sincronă este o variantă a arhitecturii DRAM ce oferă viteză superioară. Aspectul cheie al arhitecturii este sincronizarea operațiilor cu semnalul de tact. Mecanismul de control al memoriei păstrează două seturi de adrese de memorie (două bancuri de memorieă cu care lucrează simultan și transferă datele din ele în mod alternativ. O îmbunătățire a performanțelor memoriei DRAM s-a obținut cu ajutorul arhitecturii SDRAM
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
Timer A se pot menționa: Numărător/temporizator asincron pe 16 biți cu 4 moduri de operare Multiple surse de ceas selectabile și configurabile; -2/3 regiștri de capturare/comparare configurabili; Ieșiri configurabile cu capabilități PWM; Intrări asincrone și ieșiri sincronizate cu tactul; Registru vector întreruperi pentru decodarea rapidă a tuturor întreruperilor generate de modulele componente; În figura următoare se prezintă structura internă a modulului Timer A3. Configurarea sa se face simplu, prin încărcarea unor câmpuri de biți din regiștrii de control specifici cu
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
periferice ale sistemelor embedded Construcția și tehnologia sistemelor embedded 93 Figura 4.15 Structura internă a timerului Timer A3 Registrul temporizator/numărător pe 16biți, TAR, este incrementat sau decrementat, în funcție de modul de operare configurat, la fiecare front crescător al semnalului de tact. Conținutul său poate fi citit sau scris prin software. La depășire (overflowă, registrul TAR poate fi configurat să genereze o întrerupere. Registrul TAR poate fi șters prin setarea bitului TACLR. Această operațiune șterge de asemenea și configurarea divizorului de frecvență
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
fi citit sau scris prin software. La depășire (overflowă, registrul TAR poate fi configurat să genereze o întrerupere. Registrul TAR poate fi șters prin setarea bitului TACLR. Această operațiune șterge de asemenea și configurarea divizorului de frecvență a semnalului de tact și direcția de numărare în modul up/down. Pe lângă registrul principal TAR există și registrele modulelor de capturare și comparare TACCRx, care permit funcționarea flexibilă a modurilor de lucru de capturare și de comparare ale TimerA. Capitolul 4 Dispozitivele periferice
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
sau descrescător al Capitolul 4 Dispozitivele periferice ale sistemelor embedded Construcția și tehnologia sistemelor embedded 98 semnalului de intrare. În momentul capturii se copiază valoarea TAR în registrul TACCRx și se setează fanionul CCIFG. Se recomandă sincronizarea capturii cu următorul tact al TAR prin setarea bitului SCS. 4.4. Convertoare AD și DA Convertorul analog-digital este un dispozitiv electronic care citește o tensiune de la intrare și generează la ieșire un semnal numeric dependent de raportul dintre tensiunea de la intrare și o
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
software (1.5 V sau 2.5 VĂ • referință internă sau externă de tensiune, selectate prin software • până la 8 canale de intrare • canale de conversie pentru senzorul integrat de temperatură, tensiunea de alimentare VCC și pentru referința externă • sursa de tact pentru conversie selectabilă prin software • moduri de conversie variate: single channel, single-channel repetitiv, secvență și secvență repetitiv • referința de tensiune și nucleul de conversie pot fi dezactivate separat • modulul DTC-Data transfer controller permite stocarea automată a rezultatelor conversiei Structura modulului
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]