2,443 matches
-
anterioare și este constant. Deci, fiecare locație poate fi selectată aleator, și poate fi adresată și accesată direct. Memoria principală este cu acces aleator; -Acces asociativ -Memoria asociativă este un tip de memorie cu acces aleator, care permite compararea unor biți dintr-un cuvânt cu o anumită valoare specificată, și efectuarea acestei comparări în mod simultan pentru toate cuvintele. Deci, un cuvânt este regăsit pe baza unei părți a conținutului acestuia și nu pe baza adresei (memorie adresabilă prin conținut). Fiecare
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
2.1. Memorii ROM Memoria ROM (Read Only Memory) este un circuit combinațional care stochează permanent date binare, iar această informație poate fi numai citită. Structura internă a unui cip de memorie ROM organizat pe 1024 cuvinte de câte 8 biți, adică 1K x 8. Matricea de memorie se construiește sub o formă cât mai apropiată de cea a unui pătrat (numărul de linii și de coloane să fie cât mai apropiate, dar să fie puteri ale lui 2. Liniile matricei
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
utilizator. După înscrierea informației, aceasta nu mai poate fi ștearsă. Ele sunt programate individual, de către utilizator. Programarea acestora este realizată prin distrugerea selectivă, conform informației ce se memorează, a unor micro-fuzibile, prin aplicarea unor tensiuni mai mari, de programare, pe biții doriți. După programare, la citirea din memorie, după mecanisme similare de adresare și selecție a celulelor, cu cele de la memoriile RAM, conținutul celulei selectate va fi transmis pe magistrala de date a circuitului. Informația va avea valoare logică "0" pentru
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
mai mare decât cea oferită de un singur circuit integrat, atunci trebuie să facem o extindere a capacității de memorie (figura 6.6). Extinderea capacității de memorie se poate face în sensul extinderii numărului de cuvinte, sau al numărului de biți pe cuvânt. Intrările A0 ...A9 ale celor 4 cipuri identice de memorie ROM sunt conectate în paralel. Biții suplimentari de adresă A10 și A11 se aplică unui decodificator de adrese (DCD), care activează prinOE numai unul din cele 4 circuite
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
de memorie (figura 6.6). Extinderea capacității de memorie se poate face în sensul extinderii numărului de cuvinte, sau al numărului de biți pe cuvânt. Intrările A0 ...A9 ale celor 4 cipuri identice de memorie ROM sunt conectate în paralel. Biții suplimentari de adresă A10 și A11 se aplică unui decodificator de adrese (DCD), care activează prinOE numai unul din cele 4 circuite. Ieșirile lor sunt conectate în paralel, dar ieșirile circuitelor neselectate sunt în “HZ” (înaltă impedanță) iar datele din
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
adrese (DCD), care activează prinOE numai unul din cele 4 circuite. Ieșirile lor sunt conectate în paralel, dar ieșirile circuitelor neselectate sunt în “HZ” (înaltă impedanță) iar datele din circuitul selectat sunt disponibile pe ieșirile O7 ...O0. Extinderea numărului de biți pe cuvânt se face conectând în paralel intrările de adrese ale tuturor cipurilor selectate și alăturând ieșirile lor până ce obținem lungimea dorită a cuvântului de date. Una din aplicațiile memoriilor ROM constă în stocarea programelor permanente în sistemele cu microprocesoare
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
implementarea funcțiilor binare, fără a mai fi necesare operații de minimizare a lor. Este suficient să introducem tabelul de adevăr al funcției în memorie. 6.2.2. Memorii RAM Memoria RAM (Random Access Memory) este un circuit care stochează 138 biți de informație într-o matrice de memorie, la fel ca memoria ROM. Diferența constă în faptul că informația utilă memorată în RAM trebuie mai întâi să fie “scrisă” acolo, înainte de a fi citită. Termenul RAM se traduce prin “memorie cu
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
ROM. Diferența constă în faptul că informația utilă memorată în RAM trebuie mai întâi să fie “scrisă” acolo, înainte de a fi citită. Termenul RAM se traduce prin “memorie cu acces aleator”, care sugerează faptul că timpul pentru citirea/scrierea unui bit nu depinde de poziția bitului în matricea de memorie. Din acest punct de vedere și memoria ROM este tot o memorie cu acces aleator, dar denumirea de RAM s-a păstrat numai la acest tip de memorie, din considerente istorice
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
că informația utilă memorată în RAM trebuie mai întâi să fie “scrisă” acolo, înainte de a fi citită. Termenul RAM se traduce prin “memorie cu acces aleator”, care sugerează faptul că timpul pentru citirea/scrierea unui bit nu depinde de poziția bitului în matricea de memorie. Din acest punct de vedere și memoria ROM este tot o memorie cu acces aleator, dar denumirea de RAM s-a păstrat numai la acest tip de memorie, din considerente istorice. Există două tipuri constructive de
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
vedere și memoria ROM este tot o memorie cu acces aleator, dar denumirea de RAM s-a păstrat numai la acest tip de memorie, din considerente istorice. Există două tipuri constructive de memorie RAM: -RAM static sau SRAM, în care biții de date, odată ce au fost înscriși, sunt memorați atât timp cât circuitul integrat este alimentat cu tensiune; -RAM dinamic sau DRAM, în care datele memorate trebuie să fie mereu reîmprospătate (refresh) prin citirea și apoi rescrierea lor periodică în locațiile respective de
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
figura 6.7). Apare în plus semnalul WE (WRite Enable) care, odată ce este activat pe 0 logic, memorează datele de pe intrările de date la adresa indicată de intrările de adresă. Se poate vedea în figură că celula de memorie de un bit conține un latch de tip D, iar memorarea datelor se face pe palierul de 1 logic al tactului, adică atunci când sunt activate semnalele WR și SEL (acesta fiind una din ieșirile Arhitectura calculatoarelor 6. Sistemul de memorie 139 decodificatorului liniilor
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
RAM dinamic și forma de undă a tensiunii pe condensatorul de memorare Selecția celulei activează prin 1 logic “selecție linie”, care deschide tranzistorul, iar capacitatea parazită se încarcă cu informația binară prezentă pe “selecție coloană”. Dacă s-a memorat un bit de 0 logic, nu avem nici o problemă, dar dacă s-a memorat 1 logic, atunci informația trebuie reîmprospătată periodic prin refresh, altfel “condensatorul” se descarcă și informația se pierde. Această reîmprospătare a informației memorate se face prin citirea periodică a
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
-se RAM-ul dinamic, sau RAM-ul static în tehnologie CMOS. Memoriile DRAM au de obicei capacitate mare, deci multe linii de adresă. S-a constatat însă că citirea sau înscrierea datelor pe coloană se face după selecția liniei, deci biții mai semnificativi ai adresei pot fi generați cu o oarecare întârziere. De aici a apărut ideea multiplexării liniilor de adresă și deci înjumătățirea lor la intrarea în circuitul integrat. Celula de memorie RAM dinamic și forma de undă a tensiunii
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
coloană cu coloană, ciclul de citire în mod nibble, asemănător cu cel în mod pagină, numai că acum generarea unor secvențe de 4 impulsuri de CAS se face automat. Circuitele de memorie DRAM se integrează cu capacitatea locațiilor de 1 bit, de 4 biți, sau de 8 biți, funcție de capacitate. De aici și clasificarea lor funcție de numărul de biți pe un circuit. Capacitatea crește de 4 ori de la o generație la alta, datorită organizării sub formă de matrice pătrată (64 kbiți
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
ciclul de citire în mod nibble, asemănător cu cel în mod pagină, numai că acum generarea unor secvențe de 4 impulsuri de CAS se face automat. Circuitele de memorie DRAM se integrează cu capacitatea locațiilor de 1 bit, de 4 biți, sau de 8 biți, funcție de capacitate. De aici și clasificarea lor funcție de numărul de biți pe un circuit. Capacitatea crește de 4 ori de la o generație la alta, datorită organizării sub formă de matrice pătrată (64 kbiți, 256kbiți, 1Mbit), dar
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
mod nibble, asemănător cu cel în mod pagină, numai că acum generarea unor secvențe de 4 impulsuri de CAS se face automat. Circuitele de memorie DRAM se integrează cu capacitatea locațiilor de 1 bit, de 4 biți, sau de 8 biți, funcție de capacitate. De aici și clasificarea lor funcție de numărul de biți pe un circuit. Capacitatea crește de 4 ori de la o generație la alta, datorită organizării sub formă de matrice pătrată (64 kbiți, 256kbiți, 1Mbit), dar pentru capacități mari există
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
generarea unor secvențe de 4 impulsuri de CAS se face automat. Circuitele de memorie DRAM se integrează cu capacitatea locațiilor de 1 bit, de 4 biți, sau de 8 biți, funcție de capacitate. De aici și clasificarea lor funcție de numărul de biți pe un circuit. Capacitatea crește de 4 ori de la o generație la alta, datorită organizării sub formă de matrice pătrată (64 kbiți, 256kbiți, 1Mbit), dar pentru capacități mari există și salturi de doar 2 (256Mbiți, 512Mbiți, 1Gbit). Mai mult memoriile
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
cache. Adresarea unei locații determină transferului unui bloc de octeți din memoria RAM în memoria cache, astfel încât, locațiile următoare sau următoarea utilizare a sa se va face mult mai rapid. Memoria principală conține 2n locații adresabile, adresele fiind pe n biți. Împărțind memoria în blocuri de K cuvinte lungime există 2n/K blocuri. De regulă K este o putere a lui 2. Memoria cache are L linii, în fiecare linie încăpând câte un bloc. Numărul de linii L este mult mai
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
o putere a lui 2. Memoria cache are L linii, în fiecare linie încăpând câte un bloc. Numărul de linii L este mult mai mic decât numărul blocurilor K din memoria principală. Dacă memoria RAM se poate adresa pe 16 biți, atunci înseamnă ca avem 216/8=8192 de blocuri de 8 octeți. Deoarece numărul de linii din cache este mai mic decât numărul blocurilor din RAM, este nevoie de o modalitate de plasare a lor în cache și de un
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
identificarea blocului. Astfel o linie din memoria cache nu conține doar cele K blocuri ci și un cuvânt de marcaj care să permită identificarea sa. În cazul de mai sus o linie va avea 64 octeți de date și 6 biți pentru marcaj - 70 biți în total. 6.3.1. Map-area directă Aceasta este cea mai simplă metodă (figura 6.14.). Un bloc se poate găsi într-o singură linie din memoria cache. Cei 3 biți mai puțin semnificativi identifică un
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
linie din memoria cache nu conține doar cele K blocuri ci și un cuvânt de marcaj care să permită identificarea sa. În cazul de mai sus o linie va avea 64 octeți de date și 6 biți pentru marcaj - 70 biți în total. 6.3.1. Map-area directă Aceasta este cea mai simplă metodă (figura 6.14.). Un bloc se poate găsi într-o singură linie din memoria cache. Cei 3 biți mai puțin semnificativi identifică un cuvânt. Ceilalți 13 biți
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
octeți de date și 6 biți pentru marcaj - 70 biți în total. 6.3.1. Map-area directă Aceasta este cea mai simplă metodă (figura 6.14.). Un bloc se poate găsi într-o singură linie din memoria cache. Cei 3 biți mai puțin semnificativi identifică un cuvânt. Ceilalți 13 biți mai semnificativi indică un bloc al memoriei principale. Câmpul de 7 biți (linie) indică numărul blocului modulo 128. Blocurile 0, 128, ...8064 se vor găsi în linia 0, blocurile 1, 129
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
biți în total. 6.3.1. Map-area directă Aceasta este cea mai simplă metodă (figura 6.14.). Un bloc se poate găsi într-o singură linie din memoria cache. Cei 3 biți mai puțin semnificativi identifică un cuvânt. Ceilalți 13 biți mai semnificativi indică un bloc al memoriei principale. Câmpul de 7 biți (linie) indică numărul blocului modulo 128. Blocurile 0, 128, ...8064 se vor găsi în linia 0, blocurile 1, 129,...8065 se vor găsi în linia 1, ..., blocurile 127
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
simplă metodă (figura 6.14.). Un bloc se poate găsi într-o singură linie din memoria cache. Cei 3 biți mai puțin semnificativi identifică un cuvânt. Ceilalți 13 biți mai semnificativi indică un bloc al memoriei principale. Câmpul de 7 biți (linie) indică numărul blocului modulo 128. Blocurile 0, 128, ...8064 se vor găsi în linia 0, blocurile 1, 129,...8065 se vor găsi în linia 1, ..., blocurile 127, 255,...8191 se vor găsi în linia 127. Câmpul de 6 biți
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]
-
biți (linie) indică numărul blocului modulo 128. Blocurile 0, 128, ...8064 se vor găsi în linia 0, blocurile 1, 129,...8065 se vor găsi în linia 1, ..., blocurile 127, 255,...8191 se vor găsi în linia 127. Câmpul de 6 biți (marcaj) identifică în mod unic blocul din linie. Blocurile 0, 128, 256,...8064 au marcaje 0, 1, 2,...63. Adresarea unei locații de memorie se face printr-o adresă de 16 biți: -numărul liniei este utilizat ca un index în interiorul
Arhitectura Calculatoarelor by Cristian Zet () [Corola-publishinghouse/Science/329_a_567]