2,439 matches
-
anumite dispozitive de intrare ieșire. Apărute în anii 70 ai secolului trecut, microprocesoarele au cunoscut o puternică evoluție, favorizată de dezvoltarea fără precedent a industriei electronice, a tehnologiei de realizare a dispozitivelor semiconductoare în general. Pornind de la arhitecturi pe 4 biți, ca a primului microprocesor, i4004, realizat de Intel în 1971, complexitatea și performanțele microprocesoarelor au crescut spectaculos, ajungându-se în ziua de azi la microprocesoare pe 64 biți, cum ar fi Intel Core i7 sau AMD Opteron, ce realizează miliarde
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
de realizare a dispozitivelor semiconductoare în general. Pornind de la arhitecturi pe 4 biți, ca a primului microprocesor, i4004, realizat de Intel în 1971, complexitatea și performanțele microprocesoarelor au crescut spectaculos, ajungându-se în ziua de azi la microprocesoare pe 64 biți, cum ar fi Intel Core i7 sau AMD Opteron, ce realizează miliarde de operații pe secundă. Figura 2.1. Evoluția în timp a performanțelor procesoarelor În paralel, unități de procesare paralelă a datelor, cum sunt procesoarele video GPU de ultimă
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
acces la memorie T1 = timpul de acces la memoria cache T2 = timpul de acces la memoria principală H = hit ratio, procentul de accesări în care data se găsește în memoria cache În mod similar putem estima un cost mediu per bit al memoriei 21 2211 SS SCSC CS Unde CS = costul mediu per bit pentru sistemul combinat de memorie C1 = costul mediu per bit al memoriei cache C2 = costul mediu per bit al memoriei principale S1 = mărimea memoriei cache S2 = mărimea
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
acces la memoria principală H = hit ratio, procentul de accesări în care data se găsește în memoria cache În mod similar putem estima un cost mediu per bit al memoriei 21 2211 SS SCSC CS Unde CS = costul mediu per bit pentru sistemul combinat de memorie C1 = costul mediu per bit al memoriei cache C2 = costul mediu per bit al memoriei principale S1 = mărimea memoriei cache S2 = mărimea memoriei principale Pentru a se obține un sistem ieftin, este de dorit să
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
în care data se găsește în memoria cache În mod similar putem estima un cost mediu per bit al memoriei 21 2211 SS SCSC CS Unde CS = costul mediu per bit pentru sistemul combinat de memorie C1 = costul mediu per bit al memoriei cache C2 = costul mediu per bit al memoriei principale S1 = mărimea memoriei cache S2 = mărimea memoriei principale Pentru a se obține un sistem ieftin, este de dorit să avem CS ≈ C2 . Cum avem relația C1 >> C2, rezultă că
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
În mod similar putem estima un cost mediu per bit al memoriei 21 2211 SS SCSC CS Unde CS = costul mediu per bit pentru sistemul combinat de memorie C1 = costul mediu per bit al memoriei cache C2 = costul mediu per bit al memoriei principale S1 = mărimea memoriei cache S2 = mărimea memoriei principale Pentru a se obține un sistem ieftin, este de dorit să avem CS ≈ C2 . Cum avem relația C1 >> C2, rezultă că trebuie să fie îndeplinită relația S1 << S2 Raționamentul
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
următoarele necesități: Consum cât mai mic; Viteză de procesare și transferuri de date cât mai rapide; Minimizarea consumului modulelor periferice individuale. Figura 2.21 Modurile de consum redus ale microcontrolerelor MSP430X2XXX Modurile de consum redus LPM0 ... LPM4 se configurează cu ajutorul biților CPUOFF, OSCOFF, SCG0, și SCG1 din registrul de stare al procesorului. Avantajul de a avea acești biți în registrul de stare este că modul de lucru actual este salvat automat în stivă la apariția unei întreruperi și intrarea în rutina
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
consumului modulelor periferice individuale. Figura 2.21 Modurile de consum redus ale microcontrolerelor MSP430X2XXX Modurile de consum redus LPM0 ... LPM4 se configurează cu ajutorul biților CPUOFF, OSCOFF, SCG0, și SCG1 din registrul de stare al procesorului. Avantajul de a avea acești biți în registrul de stare este că modul de lucru actual este salvat automat în stivă la apariția unei întreruperi și intrarea în rutina de deservire a întreruperii. În jargonul programatorilor care lucrează cu moduri de consum redus s-a încetățenit
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
execuție a programelor. Punctul de plecare al familiei, care a asigurat succesul arhitecturii, a fost procesorul Intel 8080 lansat în 1974. Arhitectura sa, prezentată în figura 2.23, este extrem de simplă, tip acumulator, și putea lucra cu date pe 8 biți și adrese pe 16 biți, Toate procesoarele Intel apărute ulterior au asigurat compatibilitate înapoi cu vechile procesoare pentru a putea rula tot softul deja dezvoltat pentru această familie de procesoare. Capitolul 2 Unitatea centrală de prelucrare a sistemelor embedded Construcția
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
plecare al familiei, care a asigurat succesul arhitecturii, a fost procesorul Intel 8080 lansat în 1974. Arhitectura sa, prezentată în figura 2.23, este extrem de simplă, tip acumulator, și putea lucra cu date pe 8 biți și adrese pe 16 biți, Toate procesoarele Intel apărute ulterior au asigurat compatibilitate înapoi cu vechile procesoare pentru a putea rula tot softul deja dezvoltat pentru această familie de procesoare. Capitolul 2 Unitatea centrală de prelucrare a sistemelor embedded Construcția și tehnologia sistemelor embedded 45
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
calcul mobile, ceea ce asigură arhitecturii ARM titlul necontestat de cea mai răspândită arhitectură set de instrucțiuni ca număr de dispozitive, depășind cu mult arhitectura Intel x86. Nucleele ARM actuale dispun de magistrale de date și de memorie pe 32 de biți, ceea ce înseamnă un spațiu de adrese de 4Gbytes și aritmetică pe 32 de biți. Ultima arhitectură ARMv8-A oferă trecerea la 64 de biți pentru spațiul de adrese și operațiile aritmetice. Instrucțiunile dispozitivelor ARM actuale sunt pe 32 de biți, dar
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
de instrucțiuni ca număr de dispozitive, depășind cu mult arhitectura Intel x86. Nucleele ARM actuale dispun de magistrale de date și de memorie pe 32 de biți, ceea ce înseamnă un spațiu de adrese de 4Gbytes și aritmetică pe 32 de biți. Ultima arhitectură ARMv8-A oferă trecerea la 64 de biți pentru spațiul de adrese și operațiile aritmetice. Instrucțiunile dispozitivelor ARM actuale sunt pe 32 de biți, dar există și un set de instrucțiuni de lungime variabilă - ARM Thumb - care oferă instrucțiuni
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
arhitectura Intel x86. Nucleele ARM actuale dispun de magistrale de date și de memorie pe 32 de biți, ceea ce înseamnă un spațiu de adrese de 4Gbytes și aritmetică pe 32 de biți. Ultima arhitectură ARMv8-A oferă trecerea la 64 de biți pentru spațiul de adrese și operațiile aritmetice. Instrucțiunile dispozitivelor ARM actuale sunt pe 32 de biți, dar există și un set de instrucțiuni de lungime variabilă - ARM Thumb - care oferă instrucțiuni pe 32 și 16 biți pentru o densitate mai
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
de biți, ceea ce înseamnă un spațiu de adrese de 4Gbytes și aritmetică pe 32 de biți. Ultima arhitectură ARMv8-A oferă trecerea la 64 de biți pentru spațiul de adrese și operațiile aritmetice. Instrucțiunile dispozitivelor ARM actuale sunt pe 32 de biți, dar există și un set de instrucțiuni de lungime variabilă - ARM Thumb - care oferă instrucțiuni pe 32 și 16 biți pentru o densitate mai mare a codului. În tabelul alăturat se prezintă evoluția arhitecturilor ARM, nucleele specifice fiecărei versiuni de
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
trecerea la 64 de biți pentru spațiul de adrese și operațiile aritmetice. Instrucțiunile dispozitivelor ARM actuale sunt pe 32 de biți, dar există și un set de instrucțiuni de lungime variabilă - ARM Thumb - care oferă instrucțiuni pe 32 și 16 biți pentru o densitate mai mare a codului. În tabelul alăturat se prezintă evoluția arhitecturilor ARM, nucleele specifice fiecărei versiuni de arhitectură, precum și exemple de dispozitive bazate pe aceste nuclee. Arhitectura Lățimea magistralelor Nuclee procesor Dispozitive tipice ARMv1 32/26 ARM1
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
la care caracteristicile principale sunt prețul și consumul de energie cât mai scăzute. Nuclee tipice sunt Cortex M0, M0+, M1, M3, și M4 separate în funcție de nivelul performanțelor și al facilităților oferite. Aceste nuclee se utilizează în microcontrolere pe 32 de biți de performanță și mai puțin ca procesoare independente. Nucleele Cortex-M0 și Cortex-M0+ asigură procesare pe 32 de biți la un consum de energie redus și permit realizarea de microcontrolere relativ ieftine dar de performanțe mult mai bune decât cele consacrate
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
M0+, M1, M3, și M4 separate în funcție de nivelul performanțelor și al facilităților oferite. Aceste nuclee se utilizează în microcontrolere pe 32 de biți de performanță și mai puțin ca procesoare independente. Nucleele Cortex-M0 și Cortex-M0+ asigură procesare pe 32 de biți la un consum de energie redus și permit realizarea de microcontrolere relativ ieftine dar de performanțe mult mai bune decât cele consacrate pe 8 / 16 biți. Dezvoltarea lor accelerată din ultimul timp contribuie la reducerea treptată și la eliminarea în
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
mai puțin ca procesoare independente. Nucleele Cortex-M0 și Cortex-M0+ asigură procesare pe 32 de biți la un consum de energie redus și permit realizarea de microcontrolere relativ ieftine dar de performanțe mult mai bune decât cele consacrate pe 8 / 16 biți. Dezvoltarea lor accelerată din ultimul timp contribuie la reducerea treptată și la eliminarea în viitor a arhitecturilor de microcontrolere mai vechi, de genul Intel 8051. Structura unui nucleu Cortex M0 este prezentat în figura 2.37, iar a nucleului Cortex-M0
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
M3 se regăsesc în ofertele multor fabricanți de semiconductoare (ST Microelectronics, Atmel, Freescale, Texas Capitolul 2 Unitatea centrală de prelucrare a sistemelor embedded Construcția și tehnologia sistemelor embedded 59 Instrumentsă la un preț tot mai apropiat de microcontrolerele pe 8 biți ale căror principale competitoare sunt. O structură tipică de dispozitiv bazat pe nucleul Cortex-R4 este microcontrolerul cu siguranță sporită în funcționare Texas Instruments Hercules RM4x([61]Ă. Acest dispozitiv este destinat aplicațiilor critice medicale și de control industrial (automatizări industriale
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
media playereă. 2.4. Arhitecturi reprezentative de microcontrolere La ora actuală există pe piață o gamă foarte largă de arhitecturi de microcontrolere ale diverșilor producători de semiconductoare, dar am ales pentru exemplificare patru arhitecturi reprezentative de microcontrolere de 8 / 16 biți: Intel 8051, Atmel AVR, Microchip PIC și Texas Instruments MSP430. Arhitectura Intel MCS-51 Arhitectura Intel MCS 51 a reprezentat prima arhitectură de microcontroler cu un succes comercial deosebit, asigurat de performanțele bune pentru anul 1981 ale microcontrolerului Intel 8051. Un
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
standard. Din caracteristicile circuitului 8051 pot fi menționate: 256 bytes memorie RAM pentru date maxim 32Kbytes ROM pentru program posibilitatea accesării memoriei externe (maxim 64KĂ 2 module timer temporizator/numărător 12 cicli de tact per instrucțiune 4 porturi pe 8 biți interfață serială full-duplex compatibilitate la nivel de instrucțiuni cu microprocesorul Intel 8085 în funcție de producător pot exista versiuni cu memorie flash Figura 2.44 Structura internă a microcontrolerului Intel 8051 Microcontrolerele 8051 permit extinderea memoriei de date și de program prin
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
este relativ depășită, iar cota de piață a acestei familii de microcontrolere este în permanentă scădere. Demn de remarcat este faptul că un producător major de dispozitive compatibile 8051, NXP / Philips, a renunțat în 2012 la fabricarea microcontrolerelor pe 8 biți, în speță familia 8051. Unul dintre motive a fost, probabil, faptul că microcontrolerele ARM Cortex M0+ oferă performanțe net superioare la prețuri care încep să concureze cu cele ale dispozitivelor 8051. Capitolul 2 Unitatea centrală de prelucrare a sistemelor embedded
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
la prețuri care încep să concureze cu cele ale dispozitivelor 8051. Capitolul 2 Unitatea centrală de prelucrare a sistemelor embedded Construcția și tehnologia sistemelor embedded 62 Arhitectura Atmel AVR Familia de microcontrolere Atmel AVR oferă o arhitectură RISC pe 8 biți cu memorii și magistrale separate de date și de instrucțiuni (arhitectură Harvardă, un set de 32 de registre de uz general și execuția instrucțiunilor în mod pipe-line pe un nivel - în timp ce o instrucțiune este în execuție, se extrage din memorie
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
în mod pipe-line pe un nivel - în timp ce o instrucțiune este în execuție, se extrage din memorie codul următoarei instrucțiuni. În figura alăturată se prezintă structura unui microcontroler din această familie. Figura 2.47 Arhitectura generală a unui microcontroler pe 8 biți Atmel AVR Microcontrolerele AVR dispun de cantități mari de memorie de program flash integrată, memorie RAM de date, precum și o selecție largă de dispozitive periferice integrate. Structura unui microcontroler cu set extins de periferice integrate, ATMega 2560, este prezentată în
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]
-
aceste dispozitive. Printre dezavantaje se pot număra viteza relativ mică, moduri de consum redus nu la fel de performante ca la produsele concurenței și prețul ceva mai mare al dispozitivelor. Arhitectura Microchip PIC Microcontrolerele Microchip PIC sunt printre primele microcontrolere pe 8 biți cu memorie flash existente pe piață. Suportul excelent din partea producătorului și gama largă de modele în capsule SMD dar și THT - DIP cu 14...40 de pini au contribuit la popularitatea deosebită a lor. Capitolul 2 Unitatea centrală de prelucrare
CONSTRUCŢIA ŞI TEHNOLOGIA SISTEMELOR EMBEDDED by Andrei DRUMEA () [Corola-publishinghouse/Science/674_a_1069]