2,208 matches
-
reflecatata și definită în Programul 1. Mărimea elementului punctiform nu este predefinită, ea putând fi setată de programatorul aplicației. Variabilele dreata, stânga, sus, jos și cele patru diagonale pot fi utilizate cu ușurință pentru schimbul de date. "Programul 1": Configurarea procesorului pentru datele imaginii. Acum se definesc tipurile de date paralele. Precum în procesarea secvențială a imaginilor, trebuie avute în vedere diferențele între imagini color, inmagini în nivel de gri și imagini binare. Contrastele pentru negru și alb sunt secificate pentru
Procesare paralelă a imaginilor () [Corola-website/Science/329356_a_330685]
-
asigurarea unui comportament (funcționalitate, interfațare, procesare) identic cu cel prezent la arhitecturile convenționale single-processor. Implementarea unui sistem de tip chip multiprocessor implică un efort de proiectare relativ modest (din punct de vedere ingineresc), rezumându-se la multiplicarea unei generații de procesoare, care vor constitui familia de core-uri ale multiprocesorului, și interconectarea logică a acestora (adaptarea la cerintele de bandă și de latență). Totodată, spre deosebire de multiprocesoarele convenționale cu un singur core per chip, arhitectura CMP necesită modificări minore de la generație la generație
Chip multiprocessor () [Corola-website/Science/329357_a_330686]
-
numărului de module core per chip. Diferența majoră constă în capacitățile de memorie și de bandă ale perifericelor I/ O, care sunt de cele mai multe ori destul de ridicate în cazul CMP. Performanța unui chip multiprocessor poate fi echivalată cu numărul de procesoare sau core-uri integrate, fără a fi necesară o reproiectare a fiecărui procesor în mod individual. Prin urmare, același design de procesor, cu mici modificări, poate fi folosit pe mai multe generații de produse, amortizându-se astfel costul de proiectare și
Chip multiprocessor () [Corola-website/Science/329357_a_330686]
-
memorie și de bandă ale perifericelor I/ O, care sunt de cele mai multe ori destul de ridicate în cazul CMP. Performanța unui chip multiprocessor poate fi echivalată cu numărul de procesoare sau core-uri integrate, fără a fi necesară o reproiectare a fiecărui procesor în mod individual. Prin urmare, același design de procesor, cu mici modificări, poate fi folosit pe mai multe generații de produse, amortizându-se astfel costul de proiectare și verificare. De asemenea, scalarea performanței unui CMP nu are nevoie de o
Chip multiprocessor () [Corola-website/Science/329357_a_330686]
-
sunt de cele mai multe ori destul de ridicate în cazul CMP. Performanța unui chip multiprocessor poate fi echivalată cu numărul de procesoare sau core-uri integrate, fără a fi necesară o reproiectare a fiecărui procesor în mod individual. Prin urmare, același design de procesor, cu mici modificări, poate fi folosit pe mai multe generații de produse, amortizându-se astfel costul de proiectare și verificare. De asemenea, scalarea performanței unui CMP nu are nevoie de o creștere a energiei consumate la nivel de instrucțiune, ci
Chip multiprocessor () [Corola-website/Science/329357_a_330686]
-
verificare. De asemenea, scalarea performanței unui CMP nu are nevoie de o creștere a energiei consumate la nivel de instrucțiune, ci dimpotrivă, performanța CMP poate crește simultan cu reducerea energiei consumate la nivel de instrucțiune. Prin folosirea unui design de procesor mai puțin agresiv, este posibil să se reducă fluxul de energie per instrucțiune și, în același timp utiliza mai multe procesoare care să crească performanța chipului ca ansamblu. Această abordare permite utilizarea unui număr ridicat de tranzistoare per chip pentru
Chip multiprocessor () [Corola-website/Science/329357_a_330686]
-
dimpotrivă, performanța CMP poate crește simultan cu reducerea energiei consumate la nivel de instrucțiune. Prin folosirea unui design de procesor mai puțin agresiv, este posibil să se reducă fluxul de energie per instrucțiune și, în același timp utiliza mai multe procesoare care să crească performanța chipului ca ansamblu. Această abordare permite utilizarea unui număr ridicat de tranzistoare per chip pentru creșterea performanței, menținându-se limita de temperatură critică (răcire cu aer). Trecerea la CMP ajută la reducerea efectului de întârziere de
Chip multiprocessor () [Corola-website/Science/329357_a_330686]
-
crească performanța chipului ca ansamblu. Această abordare permite utilizarea unui număr ridicat de tranzistoare per chip pentru creșterea performanței, menținându-se limita de temperatură critică (răcire cu aer). Trecerea la CMP ajută la reducerea efectului de întârziere de cablaj. Fiecare procesor într-un CMP este relativ mic în raport cu suprafața întregului chip, iar lungimea cablajelor este redusă. Comunicarea interprocessor necesită totuși fire lungi în ansamblu. Cu toate acestea, latența de comunicare interprocessor este mai puțin critică pentru performanța într-un sistem multi-procesor
Chip multiprocessor () [Corola-website/Science/329357_a_330686]
-
lungimea cablajelor este redusă. Comunicarea interprocessor necesită totuși fire lungi în ansamblu. Cu toate acestea, latența de comunicare interprocessor este mai puțin critică pentru performanța într-un sistem multi-procesor în comparație cu latența de comunicare între unități din cadrul arhitecturilor cu un singur procesor. De asemenea, în cazul cablajelor lungi se poate adopta o politică pipeline, pentru subdivizarea fiecărei instrucțiuni într-un număr de etape sau segmente, fiecare etapă fiind executată de câte o unitate funcțională separată a procesorului. În acest fel are loc
Chip multiprocessor () [Corola-website/Science/329357_a_330686]
-
din cadrul arhitecturilor cu un singur procesor. De asemenea, în cazul cablajelor lungi se poate adopta o politică pipeline, pentru subdivizarea fiecărei instrucțiuni într-un număr de etape sau segmente, fiecare etapă fiind executată de câte o unitate funcțională separată a procesorului. În acest fel are loc o creștere a vitezei de execuție totale a procesoarelor, fără a ridica tactul. Întrucat procesoarele independente din cadrul arhitecturii CMP sunt vizibile programatorului ca entitați distincte, modelul computațional Von Neumann a fost înlocuit cu modelul de
Chip multiprocessor () [Corola-website/Science/329357_a_330686]
-
adopta o politică pipeline, pentru subdivizarea fiecărei instrucțiuni într-un număr de etape sau segmente, fiecare etapă fiind executată de câte o unitate funcțională separată a procesorului. În acest fel are loc o creștere a vitezei de execuție totale a procesoarelor, fără a ridica tactul. Întrucat procesoarele independente din cadrul arhitecturii CMP sunt vizibile programatorului ca entitați distincte, modelul computațional Von Neumann a fost înlocuit cu modelul de programare paralelă (parallel programming model). Progamatorii trebuie să își dividă aplicațiile în părți semi-independente
Chip multiprocessor () [Corola-website/Science/329357_a_330686]
-
fiecărei instrucțiuni într-un număr de etape sau segmente, fiecare etapă fiind executată de câte o unitate funcțională separată a procesorului. În acest fel are loc o creștere a vitezei de execuție totale a procesoarelor, fără a ridica tactul. Întrucat procesoarele independente din cadrul arhitecturii CMP sunt vizibile programatorului ca entitați distincte, modelul computațional Von Neumann a fost înlocuit cu modelul de programare paralelă (parallel programming model). Progamatorii trebuie să își dividă aplicațiile în părți semi-independente, sau thread-uri, pentru operarea simultană pe
Chip multiprocessor () [Corola-website/Science/329357_a_330686]
-
arhitecturii CMP sunt vizibile programatorului ca entitați distincte, modelul computațional Von Neumann a fost înlocuit cu modelul de programare paralelă (parallel programming model). Progamatorii trebuie să își dividă aplicațiile în părți semi-independente, sau thread-uri, pentru operarea simultană pe mai multe procesoare din cadrul unui sistem CMP. Odată ce procesul de threading a fost finalizat cu succes, programele vor beneficia de tehnologia "thread-level parallelism" (TLP) care presupune rularea diverselor thread-uri in paralel, în plus față de ILP ("instruction level parallelism"). "Instruction (instrucțiune)". Toate procesele din cadrul
Chip multiprocessor () [Corola-website/Science/329357_a_330686]
-
Loop Iterations (iteratii in bucla)". Fiecare iterație a unei bucle utilizează date independente, și astfel devine un element independent al procesului de paralelizare. În cadrul sistemelor convenționale, singura cale pentru a beneficia de avantajele acestui tip de paralelism este utilizarea unui procesor superscalar cu un set de instrucțiuni suficient de mare pentru a determina paralelismul între instrucțiuni independente în multiple iterații din cadrul buclelor în mod simultan, sau utilizarea unui compilator suficient de evoluat care să lege instrucțiuni din diverse iterații în sensul
Chip multiprocessor () [Corola-website/Science/329357_a_330686]
-
sa fie foarte mult paralelizate pentru a putea fi divizibile în elemente independente de cod suficient de mari. "Tasks". Task-urile desemnează funcții independente de mari dimensiuni, extrase din cadrul unei singure aplicații. Spre deosebire de tipurile de paralelism menționate anterior, numai arhitecturile de procesoare "symetric multiprocessor" (SMP) (arhitectură alcătuită din chip microprocesoare multiple) pot beneficia de acest tip de paralelism, necesitând programare manuală pentru divizarea codului în thread-uri explicite (mecanisme software dedicate precum POSIX). "Processes (procese)". Dincolo de task-urile complet independente de procesele sistemului de
Chip multiprocessor () [Corola-website/Science/329357_a_330686]
-
este mai mare. Apariția CMP schimbă spectrul tehnicilor de paralelizare. Spre deosebire de convenționalele uniprocesoare, chip-urile multicore pot utiliza TLP, și, prin urmare, pot profita de thead-uri pentru utilizarea paralelismului. În plus, datorită latențelor de comunicare mici dintre unitățile core ale procesorului, și datorită abilităților de încorporare a unor noi facilități care sa beneficieze de aceste latențe reduse, arhitectura CMP poate aborda cu succes paralelismul la nivel de buclă, task și chiar la nivelul blocurilor de bază. „Chip Multiprocessor Architecture: Techniques to
Chip multiprocessor () [Corola-website/Science/329357_a_330686]
-
roșu, negru, galben și alb. Din cauza memoriei limitate pe acest telefon, anumite aplicații și caracteristici nu va fi capabil să ruleze. Dispozitivul nu suportă încărcarea prin inducanță electromagnetică. Lumia 520 are un chipset Qualcomm Snapdragon S4 MSM8227 care include un procesor de 1.0 GHz dual-core Krait, precum și un GPU Adreno 305 și memorie de 512 MB de RAM. Toate butoanele fizice sunt plasate pe partea dreaptă, butoane de control al volumului de pe partea de sus, împreună cu butonul de pornire / Sleep
Nokia Lumia 520 () [Corola-website/Science/329468_a_330797]
-
din aluminiu. Tastatură QWERTY este ușor încastrat care ajută la echilibrarea telefonului în timpul în care se tastează rapid. Pe partea de sus se află mufa de încărcare, slotul microSD și mufa audio de 3.5 mm. Asha 303 folosește un procesor bazat pe arhitectură ARM 11 tactat la 1 GHz cu memoria RAM de 128 MB și 256 MB ROM. Nokia a făcut unele îmbunătățiri interesante în interfață standard cu utilizatorul S40 pentru a permite interacțiunea cu touchscreen. Cele mari icoane
Nokia Asha 303 () [Corola-website/Science/329480_a_330809]
-
plasate deasupra, unde găsim mufa audio de 3.5 mm pentru căști, un conector microUSB și mufa subțire pentru încărcarea telefonului. Pe partea stângă întâlnim un slot pentru carduri microSD, în vreme ce SIM-ul are propriul locaș sub baterie. Are un procesor ARM 11 tactat la 1 GHz și echipat cu 128 MB RAM. Asha 302 are ecran de 2.4 inch QVGA TFT cu 262.000 de culori și rezoluția de 320 x 240 pixeli, ecranul este luminos și nu consumă
Nokia Asha 302 () [Corola-website/Science/329498_a_330827]
-
rețelele GSM, EDGE, GPRS și UMTS 3G. Ea are Bluetooth v1.2, Push to Talk (PTT), dar nu fără acces la serviciile ASV. Browserul standard este Nokia WAP v2.0/xHTML. Este bazat pe chipset-ul TI OMAP 1710 cu un procesor ARM926EJ-S tactat la 220 MHz. Are 6 MB ROM, 48 MB RAM și suportă card de memorie RS-MMC. Ecranul principal are 2.1 inchi cu rezoluția de 352 x 416 pixeli și densitatea pixelilor este de 259 ppi. Ecranul secundar
Nokia N90 () [Corola-website/Science/329507_a_330836]
-
din limba engleză "Multiple Instruction, Multiple Data" - „Instrucțiuni multiple, date multiple”) reprezintă una dintre arhitecturile de calculatoare paralele menționate în Taxonomia lui Flynn, fiind o tehnică de exploatare a paralelismului datelor și instrucțiunilor. Calculatoarele care folosesc au un număr de procesoare care funcționează în mod asincron și independent. La orice moment, diferite procesoare pot executa instrucțiuni diferite pe secțiuni diferite de date. Arhitecturile MIMD pot fi folosite într-o serie de domenii de aplicații, cum ar fi proiectarea asistată de calculator
MIMD () [Corola-website/Science/329519_a_330848]
-
una dintre arhitecturile de calculatoare paralele menționate în Taxonomia lui Flynn, fiind o tehnică de exploatare a paralelismului datelor și instrucțiunilor. Calculatoarele care folosesc au un număr de procesoare care funcționează în mod asincron și independent. La orice moment, diferite procesoare pot executa instrucțiuni diferite pe secțiuni diferite de date. Arhitecturile MIMD pot fi folosite într-o serie de domenii de aplicații, cum ar fi proiectarea asistată de calculator / fabricarea asistată de calculator, simulare, modelare, și switch-uri (întrerupătoare) de comunicații. Din
MIMD () [Corola-website/Science/329519_a_330848]
-
de calculator, simulare, modelare, și switch-uri (întrerupătoare) de comunicații. Din punct de vedere al memoriei, calculatoarele bazate pe arhitectura MIMD pot fi de două tipuri: cu memorie partajată sau cu memorie distribuită. Această clasificare se referă la modul în care procesoarele MIMD acceseaza memoria. Calculatoarele cu memorie partajată pot fi de tip ierarhic, extins, sau bazat pe magistrală, pe când cele cu memorie distribuită pot avea scheme de interconectare de tip hiper-cub sau plasă. Taxonomia lui Flynn Procesoarele sunt toate conectate la
MIMD () [Corola-website/Science/329519_a_330848]
-
la modul în care procesoarele MIMD acceseaza memoria. Calculatoarele cu memorie partajată pot fi de tip ierarhic, extins, sau bazat pe magistrală, pe când cele cu memorie distribuită pot avea scheme de interconectare de tip hiper-cub sau plasă. Taxonomia lui Flynn Procesoarele sunt toate conectate la o memorie "disponibilă global", fie printr-un mijloc software, fie hardware. De obicei, coerența memoriei este menținută de către sistemul de operare. Din punctul de vedere al unui programator, acest model este mai ușor de înțeles decât
MIMD () [Corola-website/Science/329519_a_330848]
-
punctul de vedere al unui programator, acest model este mai ușor de înțeles decât modelul cu memorie distribuită. Gestionarea coerenței memoriei de către sistemul de operare, si nu de către programul scris, reprezintă un alt avantaj. Două dezavantaje cunoscute sunt: scalabilitatea pentru procesoare cu arhitectura pe mai mult de 32 de biți este dificil de obținut, și modelul cu memorie partajată este mai puțin flexibil decât modelul cu memorie distribuita. În cadrul arhitecturii procesoarelor, există mai multe exemple de memorii partajate: UMA (Uniform Memory
MIMD () [Corola-website/Science/329519_a_330848]